IDF: Neuer Ultra-Low-Power 65 nm-Prozess

Im Rahmen des Intel Developer Forum hat Intel letzte Woche erste Details zu einem neuen Fertigungsprozess veröffentlicht, mit dem die unbeliebten Leckströme für besonders mobile Ultra-Low-Power-Geräte, wie im Mobiltelefone oder PDAs, um den Faktor 1000 reduziert werden sollen.

Die heutzutage in beinahe jedem Mikrochip eingesetzte CMOS-Technologie hat in der Theorie eine ganz besondere Eigenschaft: Solange ein CMOS-Transistor (bestehend aus Pull-up- und Pull-down-Pfad) nicht schaltet, fließt auch kein Strom. Mit zunehmend kleiner werdenden Strukturen ergibt sich jedoch ein Problem: unerwünschte Leckströme nehmen überhand, da beispielsweise die Isolationsschicht zwischen Gate und Transistor-Kanal im Laufe der Zeit stetig schrumpfte und somit auch an Isolationsfähigkeit eingebüßt hat.

Mit einer leichten Abwandlung des P1264 getauften 65 nm Prozesses, der Anfang des Jahres im neuen mobilen Dual-Core-Pentium M-Prozessor „Yonah“ zum Einsatz kommen wird, möchte Intel den Bedürfnissen des Ultra-Low-Power-Markts begegnen. Der Prozess wird auf die Bezeichnung P1265 hören.

1. 

Bild 1 von 3

Bei einer mit dem P1265 gefertigten SRAM-Zelle konnte Intel im Vergleich zum P1264-Prozess, der bei Prozessoren zum Einsatz kommen wird, die Leckströme über den Faktor 300 hinaus senken. Allerdings ist die Zelle aufgrund der Low-Power-Optimierungen mit einer Fläche von 0,68 µm² etwas größer als das 0,57 µm² große Produkt im normalen 65 nm-Prozess. Eine voll funktionsfähige 50 MBit-SRAM-Zelle mit über 0,35 Mrd. Transistoren konnte Intel bereits herstellen.

Auch bei der Umrüstung der ersten Fabs auf den 65 nm für Prozessoren scheint derweil alles nach Plan zu laufen. Ende 2005 soll die Fab 12 in Arizona die Massenproduktion aufnehmen.