News Molecular Imprints liefert erstes 450-mm-Lithografie-System

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.281
Foto zwei, genauer die Wafergröße ist ja mal beeindruckend. :freak: Ist das wirklich notwendig so in die Breite zu gehen und nicht einfach in die Länge sprich die Anzahl der Wafer zu erhöhen ?? Wenn ich mal überlege wie man so einen Wafer erstmal sägen muss ^^
 
Zuletzt bearbeitet:
belichtungszeiten ;-)
 
Es ist ein sinnvoller Schritt, die Produktion wird effizienter, da der gesamte Produktionszyklus verkürzt und die Ausbeute (weniger Verschnitt) erhöht wird.

@Knuddelbearli
Ganz genau ;)
 
@Zombie: wie du siehst, sind die Wafer rund. Und wie du weißt, sind die Chips quadratisch (bzw. rechteckig). Auf einen kleinen Wafer fallen durch den Verschnitt überproportional viele "angeschnittene" Chips raus, die Ausbeute sinkt und der Materialverbrauch erhöht sich. Größere Wafer produzieren mehr Chips pro Fläche, das bedeutet weniger Materialverschnitt bzw. eben höhere Ausbeute (natürlich steigt in absoluten Zahlen auch da der Verschnitt, aber prozentual sinkt er). Also mit der gleichen Menge an Wafer-Material für 2 kleine Wafer oder einen großen, kommen bei einem großen Wafer am Ende mehr Chips raus.
 
... der Output bemisst sich nach Anzahl produzierter Chips pro Zeiteinheit. Jeder Wafer benötigt jedoch eine ziemliche Zeit um bearbeitet zu werden (Die Zeit zwischen dem Sägen eines Wafers aus dem Siliziumrohling, vielfachem Belichten, Ätzen, Waschen, testen und ausschneiden der einzelnen Chips beträgt mehrere Wochen).

Je weniger Wafer für eine bestimmte Anzahl Chips benötigt werden desto schneller lassen sich daher diese Chips produzieren. Wenn man dann noch die Strukturbreite massiv senken kann passen nochmals wesentlich mehr Chips auf einen Wafer (die sinkende Strukturbreite, zur Zeit 22nm verringert die Chipfläche auf den Wafern in 2.ter Potenz, also quadratisch).

Grössere, aber weniger Wafer (-> weniger, aber anspruchsvollere Sägevorgänge, richtig) bedeuten daher massiv höheren "Durchsatz", welcher in Kombination mit geringeren Strukturbreiten geradezu explodiert. Deshalb sind die Fabs so hinter diesen beiden (grössere Wafer + kleinere Strukturbreiten) Technologien her.

Die Investitionen sind zunächst gigantisch, aber wenn sie einmal läuft sind die Stückkosten niedriger als je zuvor, und das bei höherem Ausstoss.

greetz
 
AndrewPoison schrieb:
@Zombie: wie du siehst, sind die Wafer rund. Und wie du weißt, sind die Chips quadratisch (bzw. rechteckig). Auf einen kleinen Wafer fallen durch den Verschnitt überproportional viele "angeschnittene" Chips raus, die Ausbeute sinkt und der Materialverbrauch erhöht sich.
Schon mal die Praxis überlegt?
Dieser Verschnittvorteil kommt nur bei großen Dies vor und so viele große Dies gibt es nicht.
500mm² kann man jetzt schon locker reichen. Aber sowohl Intel als auch Nvidia eben 1 Jahr nach Fertigungseinführung.
Mit 450mm sind vielleicht 750mm²-Dies möglich, aber rate mal, wie lange diese brauchen, bis sie nach Einführung einer neuen kleinen Fertigung mit vernünftigen Yield in Produktion gehen. Vorallem wenn auf Seiten der GPUs diese schon 250-300W verbrauchen, sind bei GPUs Dievergrößerungen sowieso fraglich.

Technologische Entwicklung ist gut, aber der Durchbruch wird nur kommen, wenn die Performance-pro-(Watt & $) beim 450mm billiger wird als bei 300mm. Nicht umsonst die der 300mm--450mm Schritt von der Zeitdauer der längste.
 
zombie schrieb:
Ist das wirklich notwendig so in die Breite zu gehen und nicht einfach in die Länge sprich die Anzahl der Wafer zu erhöhen ?

Problem ist folgendes, je kleiner die Strukturbreite wird, desto teurer wird ne Wafer und die Kosten steigen nicht linear. 450mm Wafern bringen halt den Vorteil, dass man rund die 2,3 fache Anzahl an Chips im Vergleich zu 300mm Wafern unterbekommt und dadurch sinken die Kosten pro Chip um ~30%. Nvidia hat mal gesagt, dass die zukünftige 20nm Strukturbreite keinen wirtschaftlichen Vorteil mehr gegenüber 28nm Strukturbreite bringt. Da würde dann 450mm Wafern aus wirtschaflticher Sicht helfen.

aylano schrieb:
Mit 450mm sind vielleicht 750mm²-Dies möglich...

Also theoretisch sind solche Größen auch bei 200mm Wafern möglich. Wäre halt nur nicht wirtschaftlich ;) Zumindest bei den Tools von ASML sind seit 1999 DIE-Größen von max. 26x33mm (858mm²) möglich.
 
@aylano:
Es geht nicht darum noch größere Chips zu produzieren, sondern mehr Chips zu günstigeren Preisen. Die Chiphherstellung bzw. der Waferdurchmesser hat nichts mit dem Chip zu tun. D.h. an der Effizienz des Chips wird sich an dieser Umstellung nichts ändern. Wenn dagegen pro Chip 20% (ausgedachter Wert) der Herstellungskosten eingespart werden können, und diese dann mehr oder weniger an den Kunden weitergegeben werden, dann hast du genauso eine Einsparung, wie mit einem sparsameren Chip.


Vielleicht ist dies ja ein großer Schritt in richtung billiges Massenflash für erschwingliche 1TB SSDs?
 
ich bin gespannt, welche Auswirkungen die 450mm Wafer auf den Halbleitermarkt haben werden. Denn der erste, der eine komplette große Fabrik damit zum laufen bekommt, kann derart viele Chips herstellen, dass er 3 oder 4 klassische Fabriken obsolet macht. Wer braucht dann die ganzen Chips?
 
Du darfst nicht vergessen das eine Weile dauert so eine Fabrik umzurüsten. In den wegfallenden Fabriken kann man dann schon anfangen sich auf die nächst kleinere Generation vorzubereiten, oder man verkauft/verpachtet sie an andere Unternehmen die sie für ihre eigenen Chips umrüsten können ohne gleich eine neue Fabrik bauen zu müssen. Und das die Nachfrage groß genug ist das regelmäßig Engpässe zustande konnten wir die letzten Jahre gut beobachten.
 
Zuletzt bearbeitet:
Silverhawk schrieb:
Wer braucht dann die ganzen Chips?
Ich ^^
Man kann ja auf Wafer nicht nur Chips im Sinne von Prozessoren oder Speicher herstellen. Transistoren sind da noch das nahe liegenste, aber auch mechanische Elemente für Sensorik und Aktorik kann man darauf herstellen. Das wird zwar erst mal nicht auf den 450mm Wafern passieren, aber die kleineren werden wahrscheinlich dadurch auch billiger werden.
 
wie du siehst, sind die Wafer rund. Und wie du weißt, sind die Chips quadratisch (bzw. rechteckig). Auf einen kleinen Wafer fallen durch den Verschnitt überproportional viele "angeschnittene" Chips raus, die Ausbeute sinkt und der Materialverbrauch erhöht sich.
Warum sind Chips eigentlich nicht Bienenwabenförmig (Sechseckig)?
Ist die Viereckige Form historische gewachsen, oder gibt es dafür wirklich einen Grund?
 
@Sherman123
Womöglich weil das Chipdesign dadurch aufwändiger wird. Man wird nicht mehr einfach so ein Modul zum Chip hinzufügen können, ohne dabei alles umstrukturieren zu müssen.
Dann wird es auch aufwendiger die Chips zu zerschneiden. Ich kann mir auch gut vorstellen, dass die Logik zu den Schnittkanten einen bestimmten Abstand halten muss, um beim Zersägen des Wafers nicht beschädigt zu werden. Und je mehr Schnittkanten man hat, desto mehr "verlorene" Fläche müsste man einplanen.
 
And.! schrieb:
@Sherman123
Womöglich weil das Chipdesign dadurch aufwändiger wird. Man wird nicht mehr einfach so ein Modul zum Chip hinzufügen können, ohne dabei alles umstrukturieren zu müssen.
Dann wird es auch aufwendiger die Chips zu zerschneiden. Ich kann mir auch gut vorstellen, dass die Logik zu den Schnittkanten einen bestimmten Abstand halten muss, um beim Zersägen des Wafers nicht beschädigt zu werden. Und je mehr Schnittkanten man hat, desto mehr "verlorene" Fläche müsste man einplanen.

Das hat mit den Siliziumkristallen und dem Schmelzvorgang zutun, der Rest ist Unsinn.
 
Sherman123 schrieb:
Warum sind Chips eigentlich nicht Bienenwabenförmig (Sechseckig)?
Ist die Viereckige Form historische gewachsen, oder gibt es dafür wirklich einen Grund?

Für die Halbleiterfertigung ist die Kristallorientierung wichtig - quasi wie das Kristallgitter im Raum orientiert ist (u.a. wegen der Ladungsträgerbeweglichkeit). In der Halbleiterlektronik werden bevorzugt sog. (100) oder (110)-Wafer verwendet (Millersche Indizes).

Bei einer (100)-Orientierung hat der Wafer "Sollbruchstellen" senkrecht bzw. parallel (= rechteckig) zum (100)-Flat und Chips können deshalb sehr einfach aus dem Wafer "geschnitten" werden.
Bei einer (111)-Orientierung ergäben sich "Sollbruchstellen" in 30° und 90° bezogen auf einen (110)-Flat - damit wären sechseckige Chips möglich, aber eben mit schlechteren elektrischen Eigenschaften und dem schwierigeren Vereinzeln der Chips (für etwas weniger Verschnitt lohnt sich das nicht).

Außerdem dürfen die Bauteile (Transistoren etc.) nicht beliebig auf dem Wafer orientiert bzw. angeordnet werden; dafür gibt es fest definiert Regeln (design rules). Für Speicherzellen ist ein Rechteck ideal.
 
Zuletzt bearbeitet:
Matzegr schrieb:
Also theoretisch sind solche Größen auch bei 200mm Wafern möglich. Wäre halt nur nicht wirtschaftlich ;) Zumindest bei den Tools von ASML sind seit 1999 DIE-Größen von max. 26x33mm (858mm²) möglich.
Theoretisch ja, praktisch wirtschaftlich nein.
Wann genau TSMC ihrer erste 300mm Fabrik hatte, kann ich auf die schnelle nicht nachsehen. Mich würde es nicht wundern, wenn G80 & R600 mit der ersten TSMC-300mm gebaut wurde.

Wobei man heuer schön sah, dass 500mm²-Dies (Intel Larrabee und Nvidia- GK110) trotzdem fast 1 Jahr nach Fertigungs-Einführung in den Markt bringen. Sogesehen sind größere Dies fast schon sinnlos, wenn man einen Shrink davon schon fast früher wirtschaftlich sinnvoller am Markt bringen kann.

Vorallem in der Zeit der neuen Mirco-Server, wo viele kleine Dies (mit hoher Yield) verwendet werden.

And.! schrieb:
@aylano:
Es geht nicht darum noch größere Chips zu produzieren, sondern mehr Chips zu günstigeren Preisen.
Wie ich schon sagte. 450mm-Wafer sind erst dann billiger, wenn man sie billiger als 300mm herzustellen sind. Momentan und in den nächsten Jahren wird es so bleiben. Aber da 450mm-Wafer das Potential haben, irgendwann billiger als 300mm-Wafer herstellen kann, wird irgendwann in den nächsten Jahren ein Wechseln kommen.

Früher musste man nicht so lange warten, das man noch Verschnittvorteile hat, die man jetzt nicht mehr hat.

Die Chiphherstellung bzw. der Waferdurchmesser hat nichts mit dem Chip zu tun. D.h. an der Effizienz des Chips wird sich an dieser Umstellung nichts ändern.
Früher wegen dem Verschnitt sehrwohl. Die alten Athlon X2 wurden noch auf 200mm-Wafer produziert, was dann mit 300mm erhebliche Verschnittvorteile brachte.
 
Zuletzt bearbeitet:
DasBoeseLebt schrieb:
Das hat mit den Siliziumkristallen und dem Schmelzvorgang zutun, der Rest ist Unsinn.

Sherman123 hat gefragt warum die Chips und nicht die Wafer bienenwabenförmig sind. Bienenwabenförmige Chips würden die Fläche auf einem runden Wafer natürlich etwas besser ausnutzen als rechteckige.

Dass es noch sehr lange dauern wird, bis die Serienfertigung gewinnbringend arbeitet, sieht man schon daran, dass die ersten "Verfügbarkeiten" mit 3-5 Jahren angegeben werden.
 
Zurück
Oben