An all die DMI-Unken: Es funktioniert nicht so simpel wie ihr denkt!
Nur weil der DMI nicht genug theoretische Bandbreite hat, um den theoretischen Maximaldurchsatz aller Komponenten des PCH gleichzeitig zu bewältigen, ist er noch lange kein Flaschenhals!
Der PCH ist wie ein PCIe-Switch, so dass alle Komponenten untereinander kommunizieren können, ohne jedesmal mit der CPU oder Graka kommunizieren zu müssen bzw. mit minimaler Kommunikation.
Also wenn etwas von einer M.2-SSD mit PCIe 3.0 x4 auf eine SSD mit SATAe PCIe 3.0 x2 kopiert wird, dann müssen nichtinsgesamt 6GB/s durch den DMI zur CPU und zurück, die machen das untereinander aus. Und damit reicht das DMI auch für den Maximaldurchsatz der schnellsten möglichen Einzelkomponente (wie bisher) aus.
Ich bezweifle, das überhaupt ein Szenario gibt, in dem so viele Komponenten gleichzeitig mit der CPU kommunizieren müssen, dass das DMI zum Flaschenhals werden kann.
Andersrum ist es ein Problem: Wenn man auf LGA2011, wo der M.2-Port immer direkt an der CPU hängt mit 4xPCIe3.0, zu einem Laufwerk kopiert, das am PCH hängt, begrenzt das DMI auf 2GB/s.
Daher möchte ich garnicht, dass Intel Skylake dafür mehr CPU-Lanes zur Verfügung stellt.
und 6xSATA (SSDs hängen ja jetzt an bis zu 3xM.2/SATAe!) ist vollkommen ausreichend für 95% der Anwender, alle anderen kaufen sich eh eine SAS-RAID-Karte.
Nur weil der DMI nicht genug theoretische Bandbreite hat, um den theoretischen Maximaldurchsatz aller Komponenten des PCH gleichzeitig zu bewältigen, ist er noch lange kein Flaschenhals!
Der PCH ist wie ein PCIe-Switch, so dass alle Komponenten untereinander kommunizieren können, ohne jedesmal mit der CPU oder Graka kommunizieren zu müssen bzw. mit minimaler Kommunikation.
Also wenn etwas von einer M.2-SSD mit PCIe 3.0 x4 auf eine SSD mit SATAe PCIe 3.0 x2 kopiert wird, dann müssen nichtinsgesamt 6GB/s durch den DMI zur CPU und zurück, die machen das untereinander aus. Und damit reicht das DMI auch für den Maximaldurchsatz der schnellsten möglichen Einzelkomponente (wie bisher) aus.
Ich bezweifle, das überhaupt ein Szenario gibt, in dem so viele Komponenten gleichzeitig mit der CPU kommunizieren müssen, dass das DMI zum Flaschenhals werden kann.
Andersrum ist es ein Problem: Wenn man auf LGA2011, wo der M.2-Port immer direkt an der CPU hängt mit 4xPCIe3.0, zu einem Laufwerk kopiert, das am PCH hängt, begrenzt das DMI auf 2GB/s.
Daher möchte ich garnicht, dass Intel Skylake dafür mehr CPU-Lanes zur Verfügung stellt.
und 6xSATA (SSDs hängen ja jetzt an bis zu 3xM.2/SATAe!) ist vollkommen ausreichend für 95% der Anwender, alle anderen kaufen sich eh eine SAS-RAID-Karte.
