W
Wolfsrabe
Gast
@CB: Gibt es Termine, wann sowohl die Fiji-Varianten als auch die R9 3x0 Karten von euch getestet werden (können)?
News Flaggschiff: AMD zeigt Dual-Fiji-Grafiklösung zur E3 2015
- Ersteller Volker
- Erstellt am
- Zur News: Flaggschiff: AMD zeigt Dual-Fiji-Grafiklösung zur E3 2015
Krautmaster
Fleet Admiral
- Registriert
- Feb. 2007
- Beiträge
- 24.238
Necareor schrieb:
ich lass mich da gern überraschen. Mal sehen wann dann erste Techdemos kommen die SFR nutzen und auch wirklich einen Gewinn beim VRam Handling zeigen.
http://techreport.com/blog/27258/civ-beyond-earth-with-mantle-aims-to-end-multi-gpu-microstutteringKrautmaster schrieb:
Das ist mal ein Anhaltspunkt, leider schauen die nicht auf den VRAM-Verbrauch. Zumindest wird damit das Thema Mikro-Ruckeln erschlagen, was ja schon mal Gold wert ist bei MultiGPU-Systemen.
Vivster
Commodore
- Registriert
- Juli 2011
- Beiträge
- 4.233
Mal ne doofe Frage zwischendurch von einem Noob.
Bei Dual-GPU Karten werden ja immer pro GPU ein Satz Speicher Verbaut. Auf einer 8GB Karte sind dann nur jeweils 4GB pro GPU nutzbar, was natürlich ziemlich einschränkt. Meine Frage ist, warum teilen sich die GPUs nicht einen großen Speicher anstatt 2 kleine? So wie ich gehört habe sind die Daten in beiden Speichern ja sowieso teilweise identisch. Wenn APU Lösungen es schaffen sogar sich den RAM zwische CPU und GPU zu teilen warum dann nicht bei Dual GPU?
Bei Dual-GPU Karten werden ja immer pro GPU ein Satz Speicher Verbaut. Auf einer 8GB Karte sind dann nur jeweils 4GB pro GPU nutzbar, was natürlich ziemlich einschränkt. Meine Frage ist, warum teilen sich die GPUs nicht einen großen Speicher anstatt 2 kleine? So wie ich gehört habe sind die Daten in beiden Speichern ja sowieso teilweise identisch. Wenn APU Lösungen es schaffen sogar sich den RAM zwische CPU und GPU zu teilen warum dann nicht bei Dual GPU?
Nunja, bei HBM sitzt der Speicher ja auf der GPU, das ist der Hauptgrund, warum HBM so schnell ist. Bei geteiltem Speicher müsstest du diesen wieder auslagern, wodurch der Vorteil verloren ginge. Des Weiteren bräuchtest du eine Kommunikation zwischen den Speichercontrollern, die ebenfalls in der GPU sitzen, schließlich muss die eine Seite wissen, ob die andere GPU noch einen bestimmten Block benötigt, bevor sie diesen löschen kann. Ob ein gemeinsamer Controller ausgelagert für beide GPUs machbar wäre... keine Ahnung.
CPU und GPU innerhalb einer APU haben den Vorteil, dass sie nicht die gleichen Daten verarbeiten. Es kann also der einen relativ egal sein, welche Daten die andere löscht oder kopiert.
CPU und GPU innerhalb einer APU haben den Vorteil, dass sie nicht die gleichen Daten verarbeiten. Es kann also der einen relativ egal sein, welche Daten die andere löscht oder kopiert.
Zuletzt bearbeitet:
Knuddelbearli
Commodore
- Registriert
- Nov. 2009
- Beiträge
- 4.484
Vivster schrieb:
ganz einfach. Weill die Bandbreite zwischen den 2 GPUs viel zu gering ist ( um über faktor 30 ) und die latenz viel zu hoch ( da ebenso 2 stelliger faktor )
Die GPUS sind mit
PCI-E 3.0 verbunden was 15GB/s sind
der Ram ist aber zB bei der Fury mit 512GB/s angebunden!
Bei APUs ist die GPU aber viel langsamer da reicht dann auch weniger Speed da zB DDR3 2133 eh nur 34 GB/s hat
Zuletzt bearbeitet:
Oromis
Lt. Commander
- Registriert
- Dez. 2011
- Beiträge
- 1.999
Das hätte imho keinen Sinn, dann könnte man genau so gut eine einzelne GPU mit mehr Shadern bauen und umgeht damit die ganze Problematik.
Vielleicht zwei zusammen auf einem Siliziumsubstrat wie eben GPU + HBM, aber da musst du Raja Koduri fragen und nicht mich
Vielleicht zwei zusammen auf einem Siliziumsubstrat wie eben GPU + HBM, aber da musst du Raja Koduri fragen und nicht mich
Krautmaster
Fleet Admiral
- Registriert
- Feb. 2007
- Beiträge
- 24.238
im Prinzip sitzen ja schon 4096 GPU Kerne drauf, zig kleine GPU... ganz abstrakt gesprochen... aber was du sicher meinst ist ein zweiter DIE auf einem gemeinsamen Interposer welche zusammen eine GPu Einheit verkörpern. Ich denke das ist einfach zu komplex und der Interproser trotzdem der Flaschenhals.
Vielleicht wird die Sache irgendwann 3D wie auch HBM selbst. Also zb 2 gestackte Fiji / GPUs.
Vielleicht wird die Sache irgendwann 3D wie auch HBM selbst. Also zb 2 gestackte Fiji / GPUs.
Haffke
Lt. Commander
- Registriert
- Jan. 2010
- Beiträge
- 1.582
Aber wäre es in der Fertigung nicht problematischer einen Großen Chip mit vielen shadern zu bauen als einen zu doppeln ?
@Krautmaster ja so meine ich es.
Bei CPU's wird es ja durchaus auch so gemacht wenn man aus einer 8 Kern CPU 16 Kerne machen will.
@Krautmaster ja so meine ich es.
Bei CPU's wird es ja durchaus auch so gemacht wenn man aus einer 8 Kern CPU 16 Kerne machen will.
Krautmaster
Fleet Admiral
- Registriert
- Feb. 2007
- Beiträge
- 24.238
sicher ist es es bezüglich Yield weniger vorteilhaft einen großen zu bauen, aber bei zwei getrennten Chips ist immer die Frage wie diese verbunden werden damit sie nach außen als "ein Chip" arbeiten.
Haffke
Lt. Commander
- Registriert
- Jan. 2010
- Beiträge
- 1.582
Ich bin mir sicher wenn es mehr vor teile als Nachteile bringen würde dann hätte man es schon mal so gemacht aber ich denke auch das es momentan einfach auch nicht wirtschaftlich genug ist um so ein vorhaben durchzubringen.
Aber dennoch wäre es sicherlich interessant so etwas mal zusehen.
Aber dennoch wäre es sicherlich interessant so etwas mal zusehen.
Rapprich
Cadet 4th Year
- Registriert
- Sep. 2014
- Beiträge
- 70
Ich erinnere an meinen Post aus dem R9 370 Thread
http://wccftech.com/amd-radeon-r9-f...ered-649-priced-small-form-factor-powerhouse/
http://wccftech.com/amd-radeon-r9-f...ered-649-priced-small-form-factor-powerhouse/
Knuddelbearli
Commodore
- Registriert
- Nov. 2009
- Beiträge
- 4.484
Haffke schrieb:
auf einem DIE nicht, denke du meinst interposer. ja das wäre möglich allerdings ist bereits der aktuelle interposer mit 1.000mm² verdammt groß. Auf lange frist wird aber sicher sowas in der Art kommen.
2000 Shader 1 MBit Speicherinterface usw und das kombinieren so oft man will ^^
Ähnliche Themen
- Angepinnt
