News IBM Research: Erste funktionierende 7-Nanometer-Chips hergestellt

Die 14 und 22 nm sind auch nur Marketing. In wahrheit sind die echten Strukturen etwas größer, aber größer sind sie nunmal. Und nein ich habe gerade nicht die Quelle, habe Optik studiert und kenne mich daher mit Siliziumindustrie etwas aus und kenne die "Tricks und Kniffe" um das Licht so zu manipulieren, dass selbst mit 193 nm noch Struktueren im sub 100nm-Bereich erzeugt werden können. Habe es in einem Artikel zu Sandy Bridge Zeiten gelesen... es ist halt alles Definitionssache wie breit eine Struktur nun zu sein hat.
 
cb hat das gefült bei jeder News im letzten halben jahr erwähnt.
 
Und es geht doch noch immer einen Schritt kleiner und das Mooresche Gesetz wird noch ein paar Tage (nein, Jahre!) länger erfüllt werden :D
 
Man kann sich darüber lange unterhalten, solange man keine Fakten hat.

Schreiben und Vorstellen können die Hersteller da viel. Solange es keine unabhängigen REM Aufnahmen von einem Bruch eines solchen Chips bzw. Wafers gibt glaub ich gar nichts.

Das was man an der Oberfläche auf den Fotos immer zu sieht, sind eh Metallisierungen die im Bereich mehrere µm liegen. Manchmal sogar noch unter der Passivierung.

Das aktuelle Limit für die Fertigung hängt stark von der Lichtquelle und den Konsequenzen ab.

Für eine erfolgreiche Belichtung braucht man die passende numerische Apertur und stets den perfekten depth of focus in den Lack hinein. Dafür braucht man nun eben immer geringere Wellenlängen beim UV-Licht. Das ist eh längst auserhalb des sichtbaren Lichtes.
Das was hier beschrieben wird mit 7nm oder 5nm ist eine Grenze die allerdings nur für Linsenoptiken gilt. Alle bekannten Werkstoffe für Linsen werden für noch kurzwelligeres Licht undurchlässig.
Es gibt jedoch eine alternative dafür. Hohlspiegeloptiken welche mit noch kleineren Wellenlängen keine Probleme haben. Diese Teile sind seit Jahren in der Erprobung, unter anderem bei Zeiss. Es ist hier jedoch auch eine Kostenfrage. Das ist es leider immer in diesem Segment.

Ich habe während meiner Tätigkeit als Mikrotechnologe in einer Fab viele Maschinen gesehen von ganz verschiedenen Herstellern. Die meisten davon sind beta-Maschinen da sie nie fertig entwickelt wurden weil der Markt sich schnell weiterentwickelt hat und die Maschine bereits wieder out war. Da wird auch oft mit brechen und biegen eine Anlage am Leben gehalten die quasi eine Art Halbleiter Dinosaurier ist, einfach weil man mit einem bestimmten Prozess nicht auf diese verzichten kann.

Das war schon immer so und wird auch immer so sein.
 
Irgendwann stößt man bei Silizium auf seine physikalische Grenze. Es wäre besser gleich auf schwarzem Phosphor oder Graphen umzusteigen.
 
Sieht ja langsam so aus wie "alle gegen Intel" :D
IBM, Samsung, TSMC, GF und noch n paar andere forschen zusammen um nicht den Anschluss zu verlieren. Na mir soll es recht sein!

Interessant wird es aber erst, wenn länger Stillstand ist und man die bestehende Technik endlich mehr ausreizt - AMD und Nvidia zeigen ja was mit 28nm Planar so alles drin ist!
 
DiabloKiller999

Diese Gruppe, IBM, Samsung und GF(früher AMD) gibt es schon lange. Alle drei Firmen haben an SoI geforscht und dementsprechende Fertigung/Produkte gehabt. Jetzt arbeitet man eben weiterhin zusammen.
 
Diablokiller999 schrieb:
Sieht ja langsam so aus wie "alle gegen Intel" :D
IBM, Samsung, TSMC, GF und noch n paar andere forschen zusammen um nicht den Anschluss zu verlieren. Na mir soll es recht sein!

Der Smartphone Boom spült Kapital von Intel weg zu anderen Fabs. Warum wohl versucht Intel so verzweifelt im mobilen Markt Fuß zu fassen?
 
hijack22 schrieb:
Irgendwann stößt man bei Silizium auf seine physikalische Grenze. Es wäre besser gleich auf schwarzem Phosphor oder Graphen umzusteigen.

Ein Umstieg auf Graphen dürfte mit Abstand das interessanteste sein. Da dieser Werkstoff im Labor beeindruckende physikalische Eigenschaften gezeigt hat wie z.B. unipolare Transistoren welche man durch Steuerspannungen umpolen kann. Das bringt ganz neue Möglichkeiten. Ein weiterer Effekt dürfte ein gewisses Potential bieten bei der geringeren Verlustleistung.

Der große Nachteil ist aktuell die nicht gesicherte Massenherstellung von Substraten / Wafern. Wenn dieser Part überwunden ist, könnte die Industrie relativ schnell umstellen da ein sehr großer Teil der bestehenden Anlagen nur umgerüstet werden müsste.

Wir werden sehen wann es dann endgültig soweit ist.
 
pipip schrieb:
Diese Gruppe, IBM, Samsung und GF(früher AMD) gibt es schon lange. Alle drei Firmen haben an SoI geforscht und dementsprechende Fertigung/Produkte gehabt. Jetzt arbeitet man eben weiterhin zusammen.

Die nutzen alle weiterhin Silicon in Insulator? Dachte die sind zu bulk oder so gewechselt? Heißt das, AMD kann "ganz einfach" die Fertigung zwischen GF und Samsung verschieben, sollte Kapazität gebraucht werden?
 
Laut TSMC hätten wir doch schon 2013 oder so 20 nm :D Sorry ich nehme keines dieser börsennotierten firmen mehr ernst.
 
Diablokiller999 schrieb:
Die nutzen alle weiterhin Silicon in Insulator? Dachte die sind zu bulk oder so gewechselt?

AMD fertigt keine Chips mehr, sondern lässt fertigen. Aktuell sind es IBM, Samsung und GF die SoI Produkte fertigen "können". Bei Intel und TSMC gab es das nie. Da war immer nur Bulk und neu FinFet.
Von IBM gibt es schon lange einen 22nm SoI Prozess. Samsung hat jetzt erst einen 28nm Fd-SoI Prozess rausgebracht, der für günstige Smartphone Chips ect gedacht ist. Der Vorteil des 28nm fd-SoI Prozesses, soll laut Samsung eine kaum aufwendigere Herstellung (und somit auch Kosten) gegenüber 28nm Bulk bedeuten, aber die Vorteile eines 20nm Bulk Prozesses liefern, das heißt, reduzierter Verbrauch ect.

Weiteres gibt es ebenso Forschung an SoI-FinFet, kann also gut sein, dass wir mal einen solchen Prozess sehen könnten.
AMD selbst ist von 32 nm SoI auf 28nm Bulk umgestiegen, weil es einfach billiger ist und man sowieso nur "APUs" fertigen lässt. Aber das ist auch einer der Gründe, wieso wir keine FX-Prozessoren haben. Mit dem 28nm Bulk Prozess, würden neuere FX, weit aus mit niedrigeren Taktraten fahren müssen.

bulk-vs-soi_crop.jpg
 
Wüstenfuchs89 schrieb:
Habe es so verstanden, dass der eigentlich Abstand 30nm beträgt:
Da steht: "Verbesserung des Transistorabstands auf unter 30 Nanometer"

Diese 7nm sind nur die feinst möglichen Abstände / Strukturen, nicht die reale Größe von Komponenten des Chip wie der Transistoren.
Shaav schrieb:
Das ist klar, seid 90nm erreicht bzw. unterschritten wurden, stimmen diese Angaben eben nicht mehr mit den tatsächlichen Größen überein und sind mehr Werbung als Realität. Das ist aber bei allen Chips und Chipherstellern so, daher sind auch die 7nm dann Ende echte Halbierung der Größen im Vergleich zu 14nm, es werden also wohl nicht viermal so viele Transistoren auf die gleiche Fläche passen.

Man sieht es ja auch in der Tabelle:
14nm/22nm = 0,6364 Prozess Name
42nm/60nm = 0,7 Fin Pitch
70nm/90nm = 0,778 Gate Pitch
52nm/80nm = 0,65 Interconnect Pitch

Für die SRAM Cell Area ziehen wir die Wurzel aus 588/1080 und bekommen 0,738, nichts ist also so stark geschrumpft wie der Namen des Prozesses, einzig der Interconnect Pitch kommt dem nahe :evillol:
 
also Aktionär der ersten Sunde freuen mich solche Nachrichten. Das sollte dem doch etwas träge gewordenen Großkonzern in Zukunft wieder etwas Fantasie verleien. Und Fantasie ist schließlich das was die Börse honoriert.
weiter so.....
 
Es bleibt die Frage wie sehr IBM davon überhaupt profitieren wird, denn was verkaufen sie außer Mainframes denn noch wo dann mit solchen Chips ein Vorteil entstehen könnte, wenn sie damit wirklich vor den anderen, vor allem Intel, am Markt sind? Die Geschäftsbereiche mit HW wurden ja immer mehr eingestellt bzw. verkauft (wie zuletzt ein ganzer Teil an Lenovo) und bei den Mainframes stehen sie doch inzwischen sowieso als Monopolist da, oder gibt es da noch einen weiteren Anbieter?
 
Zurück
Oben