Test Test: TwinMOS im Dreierpack

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.352
In unserem Test werfen wir heute ein Blick auf die aktuelle TwiSTER-Serie von TwinMOS. Wir vergleichen die PC3200 Module mit den normalen TwinMOS Speicherriegeln, gehen auf Unterschiede zwischen 256MB und 512MB ein und schauen, ob der Aufpreis für die TwiSTER Module gerechtfertigt ist.

Zum Artikel: Test: TwinMOS im Dreierpack
 
Für mich wäre es mal interessant, ob ihr mal ein Test durchführen könntet aus dem hervorgeht bei welchem FSB und welchen Timings (von 2-2-2-5 bis 3-4-4-8) was für Werte überhaupt erreichbar sind. Können ja auch theoretische Werte sein...

Kurz gesagt, wieviel mehr MHz brauch ich um bei welchen schlechteren Timings den selben Durchsatz zu erreichen, oder umgedreht...
 
Für mich wäre es mal interessant, ob ihr mal ein Test durchführen könntet aus dem hervorgeht bei welchem FSB und welchen Timings (von 2-2-2-5 bis 3-4-4-8) was für Werte überhaupt erreichbar sind. Können ja auch theoretische Werte sein...

Kurz gesagt, wieviel mehr MHz brauch ich um bei welchen schlechteren Timings den selben Durchsatz zu erreichen, oder umgedreht...
sehr plattform abhängig. ein p4 braucht mehr bandbreite, der Athlon braucht niedrige latenzen. es gab glaube ich einen test. Werd ma googlen. ich editiere den link dann mal!:)


edit: @ CB, welche Riegel sind es denn, gegen die nichtmal die Crucial Riegel keine Chance haben sollen?
 
Zuletzt bearbeitet:
Keine PC3200 bzw. DDR400 Riegel :p
 
netter test. habe ich gerne gelesen.

ich hatte mir inzwischen 2 sätze 2x256mb twinmos cl 2.5 zugelegt.

der eine, erste satz läuft auch tatsächlich mit 2,0/3/3/8 bis 226mhz, genau wie von cb im ersten ddr400 test ermittelt.

der 2. später gekaufte satz tut das leider nicht mehr: da ist ab mehr als 218mhz cl 2,5 fällig.


von mir noch der kurze hinweis, dass man auch mit den kleinen, preiswerten twinmos-riegeln die performance ("bei relativ optimaler ausnutzung der möglichkeiten") im pcmark02 auf

10.200 punkte

steigern kann. und aida

5900mb/s.

erreicht. auch dazu braucht man die teureren riegel nicht. muß nur die einstellungen gezielt für die kleinen riegel optimieren. dann sind die teureren erst recht nicht das mittel meiner wahl.


p.
 
Zuletzt bearbeitet:
Problem ist wirklich das alle Ergebnisse nicht auf jedes Board übertragbar sind was vorallem an den verschiedenen Signallaufzeiten durch unterschiedliche Boardlayouts im Speicherslotbereich liegt.

Grund ist das nur identische Module gleiche Zugriffszeiten und aufgrund identischen Speichermodul-Leiterbahnenlayouts auch identische, gleichlange Bitleitungslängen der Daten(Übertragung) und Adressleitungen(Adressierung) zwischen den Pins und somit "Signallaufzeiten" (Pin-to-Pin-Signallaufzeit in ms) haben. Nur so kann der Speichercontroller optimal mit vorallem mehreren Modulen im Endeffekt synchron hantieren. Am Motherboard muss ja das auch ausgeglichen werden durch absichtlich geschlingelte Leiterbahnlängen um diese dadurch alle in der Länge zwischen Speicherbänken und Speichercontroller auszugleichen - alle durch absichtliches "schlingeln" gleich lang gehalten wie dieses Bild zeigt :
meander.jpg

(Quelle : http://www.pci-card.com )
Sind aber jetzt verschiedene Speichermodule drinnen oder welche eines Herstellers mit "unsymphatischen" Bitleitungs-Layout auf dem Speichermodul kann das nicht mehr zu 100% funktionieren weil diese absichtlich geschlingelten Leiterbahnlängen zwecks identischer Signalaufzeiten davon ausgehen das identische Module mit eben auch auf den Speichermodul identischen Bitleitungslängen drinnen sind oder aber einem disbezüglichen Schätzwert entsprechen für welchen es aber leider keine NORM gibt, schliesslich können auch die verschiedenen Boardhersteller nicht ahnen mit welchem Speichermodul der User das Board mal betreiben will - somit müssen hier "Kompromisse" gemacht werden und das heisst auch : Im Endeffekt, also gesammte Bitleitungswege zwischen Speicherchips-Pins über Speicherplatinenlayout -> Speicher-Datenbus am Board und Speichercontrolleranshlusspins stimmt dann also dieser "Längensausgleich" nicht mehr wenn nicht auch die Module identisch sind oder mit "unglücklichen Gegen-Layout" und somit dann insgesammt keine identische Bitleitungslängenverhältnisse mehr vorherschen und genau das ist manchmal Fall.Beispielbild : Leider manchmal je nach Hersteller zu unterschiedliche Bitleitungslängen und damit Signallaufzeiten ("SRT") am Platinenlayout des Ram-Bausteins (hellgrüne Leitungswege) :
srt.jpg

Problem ist eben vorallem das bezüglich Signallaufzeiten jeder Hersteller sein eigenes "Layout-Süpchen" auf seinen Speichermodulplatinen kocht und dadurch ein Speicher was das betrifft in einem Board wunderbar harmoniert und in anderem gar nicht.Verschobene Signalaufzeiten können ein Misinterpretieren von Bit-Werten (I/0) beim auslessen der einzelnen Zellen über die Datenleitungen zur Folge haben (von Bitdatenlängen abhängige Laufzeiten der Bits) und das Datenverlust und somit Instabilität.Von daher sind eigentlich sämtliche Speichertests welche sich auf zahlreichen Internetseiten finden nur zu 50% zu gebrauchen da extrem Boardabhängig.Ganz abgesehn davon das oft BIOS-Udpates das Verhalten mit gewissen Speichermarken postitiv ändern kann (vorallem bezüglich SPD-Übernahme) was einen Test auf Board "xy" nochmal fällig machen würde und damit nochmal weniger auf andere Boards übertragbar ist.

Weiterer Grund, die Signaltermination harmoniert je nach Board<->Speicherkombination etwas anders :

Zusätzlich kommt noch hinzu das DDR-SDRAM keine gute Termination hat.Wärend z.b. bei RABMUS die Signalführung durch alle Chips und Module linear hinduch geht und dann sauber terminiert wird um Reflektionen am Ende einer "Stichleitung" zu vermeiden ist die Signalführung bei DDR-SRAM parallel und die Buse werden erst am Motherboard neben den Speicherbänken per Widerstände abgeschlossen/terminiert.(Um Signalrefletkionen oder Busrauschen durch zu lange Terminationswege zu vermeiden)

Wer mal dicht neben den Speicherslots entlang schaut kann diese vielen Widerstand-Bauteile sehen :
signal_termination.jpg

(sehen aus wie kleine schwarze Spinnen entlang den Slots, auch "Widerstandsnetzwerk" genannt))

Leider ist aber auch hier das Bitleitungslayout zu diesen Widerstand-Bauteilen je nach Boardhersteller leicht unterschiedlich und dadurch kann es auch hier je nach Speichermodulmarken<->Boardmarken-Kombination zu sauberer Termination kommen oder eben nicht.Dieses Problem steigt bei zunehmenden Speichertakt denn da müssen sämtliche Datenbus und Terminationswege zunehmend kurz gehalten werden sonst steigen mit zunehmender Frequenz Signalreflektionen und ausserdem "schwingt" sich mit zunehmden Takt das Busrauschen nach oben bei gleichen Bitwerten auf den Leitungen was andere dadurch "mitkippen" und damit verfälschen kann aber auch hier verhällt sich nicht jedes Board trotz gleichem Speichermodul gleich.

Das alles ist neben BIOS/SPD-Inkompatibilitäten der Hauptgrund warum "Modulmarke A" auf Board "X" super geht aber auf Board "Y" nicht.und das ist somit leider auch der Grund warum Speichertests nie "boardübergreifend" gelten können und werden.



P.S:
Ich hoffe mein üpiges Posting hat niemanden gelangweilt, aber ich dachte mir vielleicht ineteressiert es ja welche was genauer dahinter steckt.
 
Zuletzt bearbeitet:
Interessanter Beitrag - keine Frage. Bezüglich der Terminierung soll es bei DDR-II, soweit ich bis jetzt gehört habe, Änderungen geben. Die Terminierung findet da irgendwie in den Chips bzw. auf dem Modul (keine Ahnung wo genau) statt.

Welche Vorteile wird das bringen? Bessere Kompatibilität zu den verschiedensten RAM-Modulen? Höhere Stabilität?

Bye,
 
QUEEN schrieb:
Bezüglich der Terminierung soll es bei DDR-II, soweit ich bis jetzt gehört habe, Änderungen geben. Die Terminierung findet da irgendwie in den Chips bzw. auf dem Modul (keine Ahnung wo genau) statt.

Welche Vorteile wird das bringen? Bessere Kompatibilität zu den verschiedensten RAM-Modulen? Höhere Stabilität?

Bye,
genau, die Terminierung wird "on-die" stattfinden (in den Chips selber) Zu lange Stichleitungen und deren negativen Folgen sind damit endlich passe.DDR2 wird auch nicht mehr so kritisch sein weil mit niedrigerem Takt aber da durch verdoppelt-breitem Interface angebunden trotzdem keinen geringerem Speicherdurchsatz.Weniger heis werden sie auch durch gesenkte Corespannung.Dazu kommt die dynamic bus inversion-Technologie welche das schon erwähnte Problem mit dem kippen anderer Bit´s behebt.
 
Zuletzt bearbeitet:
DjDIN0 schrieb:
Problem ist wirklich das alle Ergebnisse nicht auf jedes Board übertragbar sind was vorallem an den verschiedenen Signallaufzeiten durch unterschiedliche Boardlayouts im Speicherslotbereich liegt.

Richtig. Deshalb weisen wir am Ende des Artikels auch immer ausdrücklich darauf hin. Da wir die Tests aber mit dem gleichen Board durchführen, lässt sich zwischen den Modulen ein guter Vergleich erzielen. Das es zu Hause zu Abweichungen kommen kann ist verständlich, aber die Tendenzen die wir mit unseren Ergebnissen aufzeigen, sollten auch dort wiederzufinden sein.
 
Also dürfen wir dann auf weniger wählerische Boards bezogen auf die eingesetzten Module hoffen? Denn daß hat mich echt am meisten gestört. Im Board xy läuft RAM-Modul z problemlos, im Board yx dagegen funktioniert RAM-Modul z nicht ausreichend stabil.

Bye,
 
THX für Euren Artikel. Er hat mir direkt bei meiner Kaufentscheidung geholfen. Nun sind 2x512 MB Twinmos "Normal" bestellt. :D
 
Danke ebenfalls...
Will mir gerade nen nForce Board kaufen und suche noch passenden Speicher.
Werde dann wohl die Twinmos mit 2*512MB nehmen.
Preis/Leistung ist ja wirklich gut.

THX
 
Zurück
Oben