22. Okt 2008, 00:13

Der unter dem Codenamen Astro entwickelte Efficeon ist eine besonders stromsparende Prozessor-Familie der Firma Transmeta, die vor allem für eingebettete Systeme, Notebooks sowie geräuscharmen Arbeitsplatzrechner, bei denen auf eine aktive Kühlung verzichtet wird, eingesetzt werden soll.

Der 256-Bit-Prozessor setzt wie sein Vorgänger Crusoe auf die Code-Morphing-Technik und die VLIW-Architektur. Die Effizienz des Code-Morphing wurde jedoch deutlich verbessert. Bisher emuliert diese Technik die x86-Prozessor-Architektur inklusive Intels SSE2-Befehlssatzerweiterung. Theoretisch könnten jedoch auch andere Architekturen emuliert werden.

Inhaltsverzeichnis 1 Modelldaten 1.1 TM8300 1.2 TM8500 1.3 TM8600/TM8620 1.4 TM8800/TM8820 2 Weblinks

[Bearbeiten] Modelldaten

[Bearbeiten] TM8300

• L1-Cache: 64 + 128 KB (Daten + Instruktionen)
• L2-Cache: 512 KB mit Prozessortakt
• MMX, SSE, SSE2, LongRun!2
• VLIW mit Code-Morphing-Technik
• Northbridge in CPU integriert
• Packaging:
  • 783 Pin BGA
• Erscheinungsdatum: Juni 2004
• Fertigungstechnik: 0,13 µm bei TSMC
• Die-Größe: 119 mm² bei einer unbekannten Anzahl Transistoren
• Taktraten: 1000 und 1100 MHz

[Bearbeiten] TM8500

• L1-Cache: 64 + 128 KB (Daten + Instruktionen)
• L2-Cache: 512 KB mit Prozessortakt
• MMX, SSE, SSE2, LongRun!2, NX-Bit
• VLIW mit Code-Morphing-Technik
• Northbridge in CPU integriert
• Packaging:
  • 783 Pin BGA
• Erscheinungsdatum:
• Fertigungstechnik: 0,09 µm bei Fujitsu
• Die-Größe: 68 mm² bei einer unbekannten Anzahl Transistoren
• Taktraten: 1000 - 1700 MHz

[Bearbeiten] TM8600/TM8620

• L1-Cache: 64 + 128 KB (Daten + Instruktionen)
• L2-Cache: 1.024 KB mit Prozessortakt
• MMX, SSE, SSE2, LongRun!2
• VLIW mit Code-Morphing-Technik
• Northbridge in CPU integriert
• Packaging:
  • 783 Pin BGA (TM8600)
  • 592 Pin BGA (TM8620)
• Erscheinungsdatum: Juni 2004
• Fertigungstechnik: 0,13 µm bei TSMC
• Die-Größe: 119 mm² bei einer unbekannten Anzahl Transistoren
• Taktraten: 1000 und 1100 MHz

[Bearbeiten] TM8800/TM8820

• L1-Cache: 64 + 128 KB (Daten + Instruktionen)
• L2-Cache: 1.024 KB mit Prozessortakt
• MMX, SSE, SSE2, SSE3, LongRun!2, NX-Bit
• VLIW mit Code-Morphing-Technik
• Northbridge in CPU integriert
• Packaging:
  • 783 Pin BGA (TM8800)
  • 592 Pin BGA (TM8820)
• Erscheinungsdatum:
• Fertigungstechnik: 0,09 µm bei Fujitsu
• Die-Größe: 68 mm² bei einer unbekannten Anzahl Transistoren
• Taktraten: 1000 - 1700 MHz

[Bearbeiten] Weblinks

• http://www.transmeta.com/ (englisch)
• Alle Details zum Transmeta Efficeon

Dieser Artikel ist eine Kopie aus der freien Enzyklopädie Wikipedia. Am Originalartikel kann jeder Korrekturen und Ergänzungen vornehmen. Zudem kann man frühere Versionen einsehen.

Abkürzungen • Dateiendungen • Netzjargon