News Smartphone-SoCs oder AI-Chips?: Fab-Engpass konterkariert Nachfrage-Boom bei Huawei

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.714
  • Gefällt mir
Reaktionen: schneeland, SweetOhm und konkretor
Ist logisch und sicher auch von der politischen Führung so gewollt. Wen interessieren schon mobile SOCs, die schon bisher nur als Vorzeigeobjekt aus der eigenen Herstellung kommen mussten?
 
Neuer Prozess, da ist niedriger Yield ganz normal. Das ist auch bei TSMC nicht anders. Klar, vergleicht man TSMC 7 mit SMIC 7 dann ist TSMC 3x besser. Ist ja auch einige Jahre eingefahren der Prozess.
Was ich so sehe, da bin ich eher überrascht wie schnell China hier aufgeholt hat.
 
  • Gefällt mir
Reaktionen: flo.murr und (gelöschtes Mitglied)
Stefan234 schrieb:
Klar, vergleicht man TSMC 7 mit SMIC 7 dann ist TSMC 3x besser. Ist ja auch einige Jahre eingefahren der Prozess.
Was ich so sehe, da bin ich eher überrascht wie schnell China hier aufgeholt hat.
N7 mit DUV ist halt was, 6, 7 Jahre alt? Jetzt sind alle Tools neuer, besser im belichten, machen das einfacher und schneller - und die hat auch SMIC zum Teil. Also mit besseren Maschinen schaffen sie eventuell nächstes Jahr das, was TSMC von 6, 7 Jahren mit schlechteren gemacht hat.

Aufholen mit gleicher Technik ist zudem das eine. Nun Fortschritte machen ohne diese, da wird es interessant.
 
  • Gefällt mir
Reaktionen: flo.murr, Alioth, GameOC und eine weitere Person
Das ist klar. Ich erinnere mich noch an die DUV Einführung und ARF. Das ging Jahre ohne brauchbare Ausbeute. Immersion DUV wieder das gleiche. Die haben definitiv Hilfe irgendwoher. Von alleine wären die nicht so schnell.
Edit:
Die nutzen anscheinend Immersion ARF DUV Tools. Um damit aber in den 7nm Bereich zu kommen machen die sicherlich double pattern oder mehr. Da überrascht der geringe Yield nicht. Nicht umsonst ist Intel davon weg.
 
Jopp,Vermutung ist sogar Quad Patterning, das wollte Intel ja auch und ist massiv auf die Nase gefallen.
Bei EUV nähert man sich nun auch dem wieder an, da kommt double als nächstes, bevor High-NA zündet.
 
Stefan234 schrieb:
Die haben definitiv Hilfe irgendwoher. Von alleine wären die nicht so schnell.
Die haben auch Liang Mong Song (ehemals TSMC), einer der Erfinder von FinFET, der viele Patente hält. In der Halbleiter Industrie wird er als godfather of semiconducter attestiert, also den klügsten Mann in der Branche.
Auch er habe damals Samsungs Halbleiter Industrie nach vorne gebracht.
 
  • Gefällt mir
Reaktionen: Clowntastisch und Alioth
Das wäre am Ende noch weniger als gedacht und würde bedeuten, dass aus einer Fab mit einer Produktion von 30.000 Wafern im Monat nicht einmal 10.000 Stück funktionsfähige Chips liefern.
@Volker Ist die Die tatsächlich so groß, das da nur einer von auf nen Wafer passt ?
 
  • Gefällt mir
Reaktionen: Kitsune-Senpai, Clowntastisch, Convert und 3 andere
10000 Chips aus 30000 Wafern wäre schon wirklich sehr wenig, oder?
 
  • Gefällt mir
Reaktionen: Clowntastisch und Rickmer
Wie überall, erst lacht man, dann staunen sie. Zum Schluss ziehen die Chinesen vorbei.
Früher hieß es: bis die Chinesen Hightech Züge bauen können, dauert es noch Jahrzehnte. Heute bewerben sie sich auf Ausschreibungen in Europa und machen uns weltweit Konkurrenz. Schneller, billiger und oft besser.

Auch wenn sie noch hinterher hängen. Die Aufholrate im Chipsektor ist da. Sie bauen an vielen Ecken auch abseits der Wanderbelichtung.

Hier wird noch was über den Zaun gebrochen aber sie bauen Wissen auf mit diesen Strukturbreiten zu bauen, auch wenn der Ausschuss hoch hoch ist. Sie halten technologisch Anschluss.

Chinesen sehen eine Strategie und nicht nur Marktbedürfnisse
 
  • Gefällt mir
Reaktionen: supertramp und Clowntastisch
Immer wieder gehen damit auch Gerüchte einher, dass die Ausbeute (Yield) für den fortschrittlichen Prozess N+2, wie er von SMIC genannt wird, nicht gut genug sei, man diesen bei SMIC aber dennoch weiter vorantreibe
keiner weiß genau wie hoch die Ausbeute aktuell ist, aber seitdem haben sich über 30 Millionen Mate 60 verkauft, so schlecht kann die Ausbeute nicht sein.

https://wccftech.com/huawei-mate-60-series-shipped-30-million-units/

SMIC wird dieses Jahr noch versuchen für Huawei auf 5nm Basis zu fertigen.

https://www.reuters.com/technology/...uction-despite-us-restrictions-ft-2024-02-06/
 
  • Gefällt mir
Reaktionen: Clowntastisch
Vielleicht liegt der "Engpass" daran, dass die Mate 60 Serie mit den neuen Kirin Chips viel erfolgreicher ist als erwartet (auch von Huawei)?

Bis heute wurden anscheinend mehr als 30 Millionen Stück der Mate-Serie mit dem neuen Kirin Chip verkauft. Im Vergleich zu den Vorjahren haben sich die Verkaufszahlen mehr als verdoppelt. Und Huawei liegt nun seit 2021 das erste Mal mehrere Wochen lang auf Platz 1 der chinesischen Smartphone Charts.


Huawei Mate 60 reaches 30 million sales

Counterpoint: Huawei tops Chinese smartphone market at the start of 2024
 
  • Gefällt mir
Reaktionen: Clowntastisch
"Der Bericht nennt zudem eine Yield-Nummer: Sie soll bei nicht einmal einem Drittel von TSMC liegen. Das wäre am Ende noch weniger als gedacht und würde bedeuten, dass aus einer Fab mit einer Produktion von 30.000 Wafern im Monat nicht einmal 10.000 Stück funktionsfähige Chips liefern."

Aber ich nehme doch nicht an, dass tatsächlich für 10'000 Chips 30'000 Wafer gebraucht werden, oder?
Das würde ja bedeuten, dass es für 1 Chip 3 Wafer braucht? Ich möchte gar nicht wissen, was dann 1 einziger Chip in der Produktion kostet.
Mache ich da einen Überlegungsfehler?
 
Die Frage die ich mir dabei immer stelle, will TSMC wirklich die Chipfertigung an ausländische Standorte abgeben? Die Mengen lesen sich ja eher wie Zugeständnis. Der "Chipshield" und der Immense Einfluss auf die Chinesische Wirtschaft sind wohl einer der besten Gründe warum China sich "noch" von Taiwan fernhält.
 
Also auf einem Wafer sind ja viele Chips drauf und nicht nur einer
Wenn die also 30.000 Wafer brauchen um 10.000 Chips herzustellen wäre das ja unbezahlbar ... da ist unter Garantie ein fehler drin, selbst 30.000 Chips aus 10.000 Wafern wäre ja noch unbezahlbar ...
Alles was ich so gefunden habe gehen einige dutzend bis mehrere hundert Chips pro 300mm Wafer ...

https://www.elektroniknet.de/halbleiter/wafer-preise-unter-druck.158732.html

Also kp da muss irgendwas falsch übersetzt sein oder so ...

Edit:

Hier schreibt CB davon das die 5G Chips von Huawei im N1 Prozess bei SMIC zum Beispiel eine Ausbeute von 50% haben und das soll schon schlecht sein ... würde aber bedeuten das dennoch einiges an Chips pro Wafer hinten raus kommen. Selbst wenn man den niedirgsten Wert an nimmt von 2 Millionen 5G Fähigen Smartphones wären das immer noch 66,6 5G Chips Pro Wafer
Aber vllt kann uns ja jemand mit Ahnung aufklären ... man sucht sich ja nur so seine häppchen zusammen und manchmal sind die Rückschlüsse nicht unbedingt richtig ...
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Kitsune-Senpai, lynx007 und Clowntastisch
dualcore_nooby schrieb:
10000 Chips aus 30000 Wafern wäre schon wirklich sehr wenig, oder?
Land_Kind schrieb:
Aber ich nehme doch nicht an, dass tatsächlich für 10'000 Chips 30'000 Wafer gebraucht werden, oder?
NEO83 schrieb:
Also auf einem Wafer sind ja viele Chips drauf und nicht nur einer
Wenn die also 30.000 Wafer brauchen um 10.000 Chips herzustellen wäre das ja unbezahlbar

lars1900 schrieb:
@Volker Ist die Die tatsächlich so groß, das da nur einer von auf nen Wafer passt ?

Ich musste den Satz auch zwei mal lesen, aber ich glaube, der geht als normaler deutscher Satz durch:
"(...) von 30.000 Wafern im Monat nicht einmal 10.000 Stück funktionsfähige Chips liefern."
etwas umformuliert in:
"(...) von 30.000 Wafern im Monat nicht einmal 10.000 Stück Wafer funktionsfähige Chips liefern." -> glaube so ist der Satz gemeint.
 
  • Gefällt mir
Reaktionen: Kitsune-Senpai, Clowntastisch, medsommer und 2 andere
@Cr4y
Das würde ja im Umkehrschluss bedeuten das ich 3 Wafer benötige um einen vollen Wafer zu erhalten, folglich würde die Ausbeute bei 33% liegen und damit noch unterhalb des N1 Prozesses der mit ~50% hier bei CB beziffert wurde, ich mein mir ist klar das je komplexer der Chip wird desto höher die Verlustrate aber ob das wirklich so schlecht ist?
Ich mein kp wie hoch die Ausbeute bei anderen ist, aber wie gesagt ist es hier ja auch immer davon abhängig wie komplex der Chip ist und den Satz würde ich nicht durchgehen lassen ... der produziert nur Verwirrung und Artikel sollen ja eigentlich genau das Gegenteil machen ...
 
  • Gefällt mir
Reaktionen: Clowntastisch
Cr4y schrieb:
glaube so ist der Satz gemeint.
Vermutlich, aber selbst dann ist es doch nicht so, dass ein Wafer entweder voll funktionsfähig oder komplett unbrauchbar ist, sondern immer nur einzelne Chips davon. Deswegen spricht man auch ja von einer Fehlerdichte pro mm²
 
  • Gefällt mir
Reaktionen: Clowntastisch
NEO83 schrieb:
@Cr4y
Das würde ja im Umkehrschluss bedeuten das ich 3 Wafer benötige um einen vollen Wafer zu erhalten, folglich würde die Ausbeute bei 33% liegen ...
Genau das steht ja auch ein Satz weiter vorne. Der 30.000 -> 10.000 Satz sollte vermutlich einfach das Ausmaß nochmal verdeutlichen, in dem er absolute Zahlen nennt. Damit sollte also nicht gesagt werden, dass 2/3 der Wafer komplett Schrott sind und 1/3 absolut perfekt.
Auch @guggi4 .
 
  • Gefällt mir
Reaktionen: Kitsune-Senpai
Zurück
Oben