News : Infineon testet Chip für Fully Buffered DIMMs

, 1 Kommentar

Infineon gab heute bekannt, dass man den ersten AMB (Advanced Memory Buffer)-Chip für die nächsten Generation von Server-Speichermodulen auf Basis von DDR 2 erfolgreich getestet hat. Der AMB ist die zentrale Komponente für Fully Buffered Dual-Inline-Memory-Modules (FB-DIMMs), die als künftiger Standard für Serverspeicher angesehen werden.

Die fortlaufende Einführung von schnelleren DRAM-Technologien wie DDR2 oder DDR3, parallel zum ständig steigenden Speichervolumen in Servern, resultiert in technischen Anforderungen, die eine neuartige Speicherarchitektur erfordern. Bisher eingesetzte Speichermodule sind an den Speicher-Bus parallel angebunden (Multi-Drop-Bus-Architektur).

Mit der neuen Speicher-Bus-Architektur der FB-DIMMs wird eine Point-to-Point-Verbindung zwischen dem Speicher-Controller und dem ersten Speichermodul sowie den folgenden Speichermodulen eingeführt. Damit ist der Bus-Zugriff unabhängig von der DRAM-I/O-Geschwindigkeit und ermöglicht so hohe Speicherkapazitäten mit schnellen DRAMs. Der AMB-Chip befindet sich auf jedem FB-DIMM und sorgt für die Verteilung der Daten zwischen den DRAMs auf dem DIMM. Dabei puffert er die Daten intern und sendet oder empfängt sie von dem nächsten DIMM bzw. Speichercontroller. Aufgrund seiner zentralen Rolle ist der AMB-Chip eine entscheidende Komponente für die neue FB-DIMM-Architektur.

Der AMB-Testchip von Infineon implementiert erstmals die kritischen schnellen Input/Output (I/O)-Stufen mit anderen Hochgeschwindigkeitsmerkmalen, wie den Schaltungen für den Dateneingang bzw. -weitergabe, auf einem Logikprozess von Infineon. Der FB-DIMM-Standard sieht ein Daten-Multiplexing mit dem Faktor 6 vor, um bei höheren Geschwindigkeiten die notwendige physikalische Speicherkanalbreite zu reduzieren und die Latenzzeit zu minimieren. Die maximal erforderliche Datenrate pro I/O-Pin beträgt 4,8 Gbit/s (bei DDR2 800), während der AMB-Testchip von Infineon eine Datenrate von 6,0 Gbit/s erreichte. Damit stehen ausreichend System-Ressourcen zur Verfügung, während gleichzeitig geringste Bitfehler-Raten gewährleistet sein sollen. Darauf aufbauend will Infineon nun anhand von realen Messdaten das Schaltungsdesign weiter optimieren.

Entwicklungsmuster des FB-DIMMs mit DDR2-DRAM-Chips sollen ab dem 4. Quartal 2004 verfügbar sein. Die Markteinführung ist für die zweite Jahreshälfte 2005 geplant.