Computex

Intel „Haswell“-Prozessor für Desktop-PCs im Test: Enttäuschend gut.

 6/51
Volker Rißka
791 Kommentare

Back End

Sind die Informationen erst einmal durch das „Front End“ gekommen, werden sie im „Back End“ weiterverarbeitet. Hier kommen jetzt die größten Anpassungen zum Vorschein, die Intel mit der Haswell-Architektur vorgenommen hat. Eine gewichtige Rolle spielen hier nach wie vor die mit Sandy Bridge eingeführten Physical Register Files (PRF).

Intel „Haswell“-Architektur
Intel „Haswell“-Architektur

Früher hatte jeder µOp (Micro-Befehl) eine Kopie seinesgleichen im Buffer (ROB) abgelegt. Dadurch wurden immer Speicherplatz und gleichzeitig auch Transferkapazität belegt, der mit der Einführung des Physical Register Files (PRF) anderweitig genutzt wird. Statt nun eine Kopie mitzuführen, wird der Micro-Befehl im PRF abgelegt und dort gezielt angesprochen. Um dies möglichst effektiv zu tun, gibt es zwei Physical Register Files (PRF). Während sich der eine Teil mit bis zu 168 Integer-Operanden beschäftigen kann, können im zweiten PRF bis zu 168 Operanden für die Fließkommaberechnung (FP-PRF) aufgenommen werden. Dank AVX-Unterstützung können diese bis zu 256 Bit breit sein, was das FP-PRF jedoch auch ausladend und langsamer werden lässt. Um dem entgegen zu steuern, hat Intel mit Haswell die Buffer für Zwischenspeicherungen und letztendlich auch den „Re-Order Buffer“ (ROB) noch einmal ausgebaut, sodass dieser 192 statt 168 Einträge umfasst. Damit einhergehend wurden die Puffer für Lade- und Speicheroperationen auf 72 respektive 42 (zuvor 64 und 36) Einträge ausgebaut.

Intel „Haswell“-Architektur
Intel „Haswell“-Architektur

Die größte und auffälligste Neuerung im „Back End“ ist die eigentliche „Execution Unit“. Von Merom bis Sandy Bridge wurde dort keine Anpassung vorgenommen. Bei Haswell gibt es statt sechs fortan acht Ports, die vom 60 Einträge großen Scheduler gefüttert werden wollen. Port 5 wird dabei um Port 6 erweitert, der als vierte ALU (Arithmetisch-Logische-Einheit) fungiert. Parallel dazu gibt es eine zweite Sprungeinheit, die dort zum Einsatz kommt, die erste sitzt im Port 0. Port 5 und 6 sind damit quasi ein Backup der Ports 0 und 1, was in gewissen Szenarien für mehr Leistung sorgen könnte. Port 7 komplettiert die Neuerungen mit einer zusätzlichen AGU (Adress-Generierungs-Einheit) für Speicherbefehle.

Zusammenfassung der Verbesserungen
Zusammenfassung der Verbesserungen

Neu ist mit den „Haswell“ auch die Unterstützung des „Fused Multiply Add“-Befehls (FMA), der 256 Bit breit sein und mit bis zu zwei Befehlen parallel ablaufen kann. Doch dazu auf der kommenden Seite mehr, denn dies alles ist Bestandteil von „AVX2“.

Computex 2013 (4.–8. Juni 2013): ComputerBase war vor Ort!
  • Details zum Asus-HTPC ViVoPC in „Zen“-Optik
  • Computex 2013: Gehäuse-Nachlese von Aerocool bis SilverStone
  • Klein, groß, riesig: Vier neue Gehäuse von Nanoxia
  • +94 weitere News