[Moepi]1 schrieb:
Ohne jetzt nen Kleinkrieg vom Zaun brechen zu wollen möchte ich anmerken, dass jeder x86 Prozessor, besonders die Netburst CPUs intern mit RISC-artigen Befehlen arbeiten. Die komplexen x86-Befehle werden aufgebrochen. Aber das kann man so und so sehen und nach außen hin stimmt es, da sind es sicher keine RISC CPU...
Ja, alle Pentium-Pro- (Pentioum II, Pentium III, Core usw.) und RISC86-Derivate (NexGen 5x86, AMD K6, K7, K8) sowie Pebntium 4 haben RISC-Prozessorkerne mit vorgeschalteten Decodern - Netburst übrigens nicht mehr als andere. Nur reines RISC gibt es eben nicht mehr, weil reines RISC eben nicht einfach bedeutet, dass die Befehle fest verdrahtet sind, sondern dass der Prozessor auch darauf reduziert ist und die Menge der Befehle stark redutziert ist, dh. hat der Prozessor SIMD-Einheiten, wie Altivec beim PowerPC (deswegen
Enhanced RISC), die man im Code auch extra ansprechen muss (mit vielen zusätzlichen Befehlen), ist das eigentlich der Philosophie nach kein reines RISC mehr, der Code ist jetzt nicht nur reduziert, sondern mit der SIMD-Erweiterung (Altivec, 3DNow, SSE) auch stark erweitert.
Deswegen halte ich den Begriff RISC eben für antiquiert. Dass Core1 ohne SIMD deutlich effektiver arbeitet als G4 ohne SIMD haben wir bereits alle gesehen - ein Grund warum Apple umgestiegen ist. Dass der G4 möglicherweise mit exzessivem Einsatz von Altivec schneller hätte sein können, als Core1 mit SSE, mag möglich sein, nur hätte das eben rein gar nichts mit RISC oder CISC bzw. mit RISC oder RISC86 zu tun gehabt, auch hier nutzt einem die Schublade RISC also rein gar nichts.
Das ist es, was ich zum Ausdruck bringen wollte.
