Rasemann schrieb:
... Ein X2 + Pysik-Coprozessor ...
So wie es derzeit aussieht, sind die Athlon 64 X2 noch nicht in der Torrenzabetrachtung drin.
Torrenza bedeutet derzeit immer noch, dass ein AMD HyperTransport-"Host" drin ist. Das bedeutet, dass mindestens 2 CPU Sockel im System sein müssen (und/oder ein HTX Slot), wobei ein Sockel dann mit einem AMD K8 belegt ist.
Ein klassischer Konsumer Prozssor aus der Athlon 64 Ecke ist aber nicht für Multiprozsssing mit 2 und mehr Sockeln ausgelegt. Einem Athlon 64/Athlon 64 X2 fehlen die kohärenten
HyperTransportlinks ...
Erst die
angekündigten Sockel F Athlon 64 FX ab Rating FX-70 2,6 GHz, FX-72 mit 2,8 GHz, FX-74 mit 2,8 GHz sind erst ausgerüstet mit
einem einzigen kohärenten HyperTransportlink. Fraglich ist dort, ob auf einem ausgesprochenen Sockel F Athlon 64
FX Mainboard überhaupt Fremdchips zugelassen sind.
Bei einem Dual Sockel Opteronboard mit Sockel F hingegen müsste ein Sockel F Fremdchip laufen können. Bei dem Opterons mit Sockel 940 war das ja auch schon möglich. FPGAs von Altera und Xilinx machten das vor.
Der Witz an dieser jetzigen Torrenzameldung ist aber, dass darin auch AMD Partner erwähnt werden, die bei
HyperTransport HTX, Torrenza bislang kalte Füsse bekommen haben. Nun bekennt sich Sun erstmals ganz eindeutig dazu, wie auch IBM da irgend etwas in der Hinterhand zu halten scheint.
Man möge sich das vorstellen ... MIPS, SPARC, Power Architecture Chips/CPUs direkt in einem Sockel F neben einem Sockel F Opteron auf dem gleichen Mainboard. Dazu die Option jeden beliebigen Spezialchip ebenso auf den Sockel F zu stecken, oder per Steckkarte (über den HTX Slot).
Weiteres siehe: "
Horus & Co. AMDs weitere Pläne für Torrenza-Initiative (Update4)" [orthy.de].
MFG Bobo(2006)