Der L3 soll das tun, was jeder Cache tun soll: Speicherzugriffe beschleunigen. In diesem Fall besonders Zugriffe, die dadurch notwendig werden, dass mehrere Kerne auf dem gleichen Speicherbereich arbeiten, denn diese Zugriffe können bei der Athlon/Phenom-Architektur weder durch den L1 noch durch den L2 abgefangen werden.
Beim C2D ist das anders, da dort der L2-Cache shared ist. Beim C2Q müssen die beiden "Hälften" über den FSB kommunizieren, wogegen innerhalb einer "Hälfte" direkt über den L2 gegangen wird.
Der L2-Cache des C2D ist dual-ported, d.h. es können zwei Zugriffe gleichzeitig erfolgen, wogegen der L3 des Phenom meines wissens nur single-ported ist. Beim C2D ist das notwendig, da ja außer dem sehr kleinen L1 kein weiterer Cache vorhanden ist und damit sehr viele Speicherzugriffe beim L2 landen. Der Phenom hat einen seperaten L2 Cache, der schon die meisten single threaded Anfragen abfängt, so dass keine aufwendige dual port Auslegung des Caches notwendig ist.
Ein weiterer Unterschied zwischen C2D L2 und Phenom L3 ist die Anbindung. Während beim C2D der L2 Cache direkt an den Kernen hängt, ist er beim Phenom an die Nothbridge angebunden, was dazu führt, dass man relativ einfach die Zahl der Kerne anpassen kann. Diese erhöhte Flexibilität bezahlt man allerdings mit schlechteren Latenzen.
