News TSMC: 450-mm-Wafer (18 Zoll) ab 2012

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.283
Der aktuell größte Auftragsfertiger der Welt, die Taiwan Semiconductor Manufacturing Company (TSMC), hat vorsichtig in Aussicht gestellt, dass man ab 2012 mit der Serienproduktion von 450-mm-Wafern beginnen will. Bereits im kommenden Jahr soll die Testproduktion anlaufen.

Zur News: TSMC: 450-mm-Wafer (18 Zoll) ab 2012
 
2012 schon? Hätte ich so schnell garnicht erwartet. Der Preisverfall geht in eine neue Runde :)
 
Ich bin mir ziemlich sicher, dass diese Ankündigung nicht eintreten wird (Quelle unter NDA), da die notwendigen Produktionsanlagen, vor allem die Litho-Tools für 18-Zoll noch gar nicht entwickelt sind. Wenn nicht ein Wunder geschieht, dann wird ca. 2011/12 gerade mal eine Testproduktion anlaufen können.

Zum anderen stimmt die Vermutung aus der News: solange viele Produzenten noch auf 8-Zoll setzen, macht eine Neuentwicklung, die in diesem Fall Unmengen an Investitionen braucht, keinen Sinn.

Mal ein Beispiel für die Schwierigkeit bei 18-Zoll-Wafern: der Durchmesser ist nunmehr so groß, dass die Wafer, selbst wenn diese wirklich dick sind (was aber Verschwendung von Material ist!) noch eine so erheblich Durchbiegung aufweisen, dass die Belichtung für Strukturen kleiner 32nm oder gar 15nm unmöglich wird.
 
Für was sind größere Wafer überhaupt gut?

Wieso sollte man von 300mm auf 450mm umstellen?
 
Sorry, aber ich hab auf dem Gebiet nicht allzuviel Ahnung.

Aber was sind denn die Vorteile eines größeren Wafers?

Ob man jetzt wenige große mit vielen Chips hat oder viele kleinere mit weniger Chips ist doch egal? Oder nicht?

EDIT: @Edgecrusher86
Die Ausbeute der gesamten Produktion hat doch nichts mit der größe der Wafer zu tun. Nur weil ein Wafer größer ist, und mehr Chips beinhaltet heißt das doch nicht, dass zugleich weniger defekt sind.?

Versteh ich nicht...


EDIT2: Da fällt mir ein, es könnte ja auch sein, dass z.B. 3 kleinere Wafer mit insgesamt (keine ahnung...)- sagen wir 200 Chips teurer sind, als 2 größere Wafer mit der selben Anzahl an Chips.
 
Zuletzt bearbeitet:
Vorteil: Da sollten schon deutlich mehr Chips Platz drauf finden als auf den 300mm Wafern. ;)
Ergo größere Ausbeute an Chips pro Wafer ! :)



Was ich mich aber schon sehr lange frage: Warum sind die Wafer nicht quadratisch oder rechteckig?
Die Ausbeute bzw. die nutzbare Fläche wäre ja in der Theorie höher als bei runden Wafern.
Oder hat das nur etwas mit der Aufnahme für die Lithografie zu tun?

Kann das jemand erklären?



MfG
Edge
 
Zuletzt bearbeitet:
das silizium wird mit einem monokristallinem impfling gezüchtet. es wird aus einer schmelze nach oben herausgezogen und dabei gedreht. so entsteht quasi ein riesen monokristalliner siliziumzylinder.

ich denk mal auch, je größer die chips sind, desto weniger passen auf einen kleineren wafer, weil viele am rand nicht mehr ganz drauf sind. also je geringer die scheibe am rand rund ist, desto mehr platz.

außerdem lassen sich pro fertigungsschritt halt viel mehr chips auf einmal herstellen. sofern die schritte selbst nicht länger dauern.

Monokristalines_Silizium_f%C3%BCr_die_Waferherstellung.jpg
 
Zuletzt bearbeitet:
Ah, vielen Dank für die kompakte Erläuterung ! :)

MfG
Edge
 
@ Denahar: der Wafer wird ja nicht auf einmal belichtet, von daher ist eine totale Waferdurchbiegung nicht so schlimm, wie lokale Variationen. Zumal der Wafer ja auch plan aufliegen kann und im Stepper nicht in der Luft hängt.


Interessant ist die Durchbiegung vor allem beim Wafertansport. Der Abstand der Wafer im FOUP muss beachtet werden, damit sich die Wafer nicht berühren, die Waferhandler brauchen neuartige Auflageflächen. Die Wafergröße bereitet auch Probleme bei ganzflächig abgeschiedenen Schichten, weil der Wafer - auf Grund des größeren Durchmessers - durch Schichtspannungen leichter verformt werden kann.

Die Dicke, um eine Durchbiegung zu unterbinden, lässt sich auch nicht beliebig hochschrauben. Da wie gesagt Kosten ein Problem sind. Daneben spielt die Eigenfrequenz der Wafer eine ganz wichtige Rolle, so dass diese beim Transport nicht in Schwingung geraten und brechen.

Zudem bedeutet ein größerer Wafer im ersten Moment nicht automatisch eine billigere Produktion, da ja auch eine größere Fläche bearbeitet werden muss. D.h. die Energiekosten pro cm² müssen um den Faktor 2,25 gesenkt werden, damit man das Niveau eines 300 mm Wafers erreicht.

Zusätzlich dauert die Herstellung der Wafer mehr als doppelt so lang, was wiederum mehr Möglichkeiten bietet, dass sich Fehler ins Kristallgitter einbauen können.


Wer Lust hat, kann sich auch hier mal durchlesen, dann sieht man mal, was für ein Rattenschwanz da hinten dranhängt:



Nett aussehen tun die Scheiben jedenfalls :)

GoldsteinTwo450.jpg
 
Okay, ich versuche es mal... ;)

Die absolute Wafergröße hat sehr wohl einen Einfluss auf den Yield bzw. die Produktivität. Das liegt daran, dass das Verhältnis Rand zu nutzbarer Fläche mit dem Durchmesser proportional abnimmt. Soll heißen, viele kleine Wafer mit der selben theoretischen Fläche wie ein großer Wafer, sind ungünstiger für die Produktion, da es damit mehr Verluste an den Rändern gibt.
Hinzu kommt natürlich der Effekt, dass die Bauelemente (Chips z.B.) eckig sind und somit sehr leicht klar wird, dass ein runder Wafer Nachteile hat so kleiner dieser ist.

Ein 18-Zoll-Wafer hätte nun die beiden Vorteile, dass man mehr Chips mit einem Mal in einem Produktionsschritt fertigen kann, was die Kosten senkt und die Produktivität erhöht, und auch den Vorteil, dass die effektiv nutzbare Fläche bezogen auf die theoretische Fläche des Wafers stark zunimmt (solange die einzelne Chip-Größe gleich bleibt).

Warum runde Wafer überhaupt: ganz einfach: der Fertigungsprozess der Wafer selbst, das Ziehen eines SI-Einkristalls aus der Schmelze, funktioniert einfach nur so, dass sich ein Zylinder bildet. Dieser Zylinder wird dann in Scheiben geschnitten und man erhält so die Wafer ("Scheiben").
Eckige Wafer, wenn es sie gäbe, machen auch in Produktion dann nur Schwierigkeiten. Da zum Beispiel der Wafer sehr oft in der Fertigung von Chips belackt wird mit Photoresist, ist die Kreisform hilfreich für die gleichmäßige Verteilung, da der Wafer einfach gedreht wird und die Zentrifugarkraft den Lack gleichmäßig über die Oberfläche verteilt. Ein eckiger Wafer würde weniger Lack in den Ecken haben als in den Seitenflanken.

So gesehen ist der Prozess schon sehr optimiert, nur sind immer größere Wafer (theoretisch) besser für Ausbeute und Produktivität (= geringere Herstellkosten).
Ergänzung ()

@moniduse: Korrekt, da war ich einfach ein bisschen zu langsam.

@Mr. Snoot: die totale Waferdurchbiegung bewirkt aber einen miesen "local angle", der nicht beliebig durch das Belichtungstool (-fenster) korrigiert werden kann. Außerdem irrst du mit der Auflage. Es ist eine Kunst den Wafer flach (wirklich sehr plan!) zu halten ohne das dieser aber dann "sticked". Die Produktionszeiten sind hier kritisch, so dass Aufnahme- und Entnahmezeiten auf dem Stepper entscheidend sind.
Auch ist die Sauberkeit ein extremes Thema bei mehr als verdoppelter Fläche.

Aber ich merke, du kennst dich hier auch schon gut aus. ;)
 
Wäre es dann nicht evtl. sinnvoller zu Versuchen den Fertigungsprozess zu verkleinern.
Also z.B. von 45nm auf 32nm usw.?
Dadurch sollten die Chips ja auch kleiner werden und es sollte der gleiche Effekt auftreten als wenn
man größere Wafer hat. Nur müsste man hierbei das Handling nicht verändern.
Bis eben auf die Lithografen (oder wie die auch heißen - ;) - kenn mich da nicht so aus).

Ist so jetzt eigentlich ein ganz interessantes Thema.
 
Interessant zu moniduse Bild ist auch nocht, dass so ein Siliziumkristall - in dieser größe - ca. 1-2 Millionen € kostet.
 
palaber schrieb:
Wäre es dann nicht evtl. sinnvoller zu Versuchen den Fertigungsprozess zu verkleinern.
Also z.B. von 45nm auf 32nm usw.?
Dadurch sollten die Chips ja auch kleiner werden und es sollte der gleiche Effekt auftreten als wenn
man größere Wafer hat. Nur müsste man hierbei das Handling nicht verändern.
Bis eben auf die Lithografen (oder wie die auch heißen - ;) - kenn mich da nicht so aus).

Ist so jetzt eigentlich ein ganz interessantes Thema.

die verkleinerung der strukturbreite geschieht doch auch häufiger, als eine wafervergrößerung.

übrigens sind 50% größerer durchmesser = doppelte fläche.
 
Zuletzt bearbeitet:
palaber schrieb:
Wäre es dann nicht evtl. sinnvoller zu Versuchen den Fertigungsprozess zu verkleinern.
Also z.B. von 45nm auf 32nm usw.?
Dadurch sollten die Chips ja auch kleiner werden und es sollte der gleiche Effekt auftreten als wenn
man größere Wafer hat. Nur müsste man hierbei das Handling nicht verändern.
Bis eben auf die Lithografen (oder wie die auch heißen - ;) - kenn mich da nicht so aus).

Ist so jetzt eigentlich ein ganz interessantes Thema.

Der Yield wird dadurch ja aber nicht besser, weil man ja immernoch das Problem mit den Chips am Rand hat...da nützen auch feinere Strukturen nichts. Außerdme bemüht man sich parallel natürlich auch immer um eine bessere Technologie ;)
 
Ich bezweifel, dass 18" Wafer so schnell kommen wird.

Früher war eine schnelle Einführung von größeren Wafern deshalb wichtig, damit man auch größere CPUs halbwegs wirtschaftlich fertigen kann.

Aber mittlerweile gibt es andere Randbedingungen.

Die Chipgrößen stehen still, bzw. wachsen kaum noch, da die mit den Stromverbrauch begrenzt sind und Green-IT sowieso eher wieder zu kleineren CPUs geht.

Die Randverschnitt wird immer größer, je größer die Chips sind.
Und da momentan kein Bedarf für große Chips da ist, was eine frühe 450mm-Einführung gerechtfertigt hätte, hat es mehr wirtschaftlichen Sinn diese Technik weiter reifen zu lassen und die Vorhanderen ausgereifte 300mm-Technik mehr zu nutzen.
 
Ich hätte jetzt nicht gedacht, dass das am Rand mit dem Verschnitt so viel ausmacht.

Ich hätte vermutet, dass beim größerem Wafer mehr Chips draufpassen und zugleich mehr Chips abgeschnitten werden.

Oder anders gesagt: Beim kleinen Wafer wird z.B. links oben ein Chip abgeschnitten. Beim größeren Wafer sinds dann eben zwei...


Nun ja, das wird man sicherlich recht einfach ausrechnen können und die Hersteller werden schon wissen, was sie tun.


Vielen Dank an alle, die es so gut erklären konnten. :)
 
Und warum macht man die Chips nicht 6-Eckig ? Das sollte doch zu einer besseren Ausnutzung des Platzes führen stelle ich einfach mal in den Raum.
 
@Fatal!tyStr!ke: Dein Gedanke ist schon fast richtig. Nur skaliert der eine Effekt liniar und der andere quadratisch. Soll heißen, wenn der Durchmesser doppelt so groß wird, wird die Fläche vervierfacht und das Verhältnis schlechter Randbereich zu gutem Rest deutlich verbessert. ;)

Du kannst dir das Problem aber auch leicht so vorstellen: der Rand ist quasi "gebogen", hat also einen Radius. Je größer der Wafer um so größer der Radius und um so "gerader" der Rand und um so günstiger für die Produktion bzw. die Randausnutzung.

@funcry: die viereckige Form bei der Chipproduktion hat sehr viele Vorteile (einfaches Design, kurze Leitungspfäde etc.). Sechsecke erhöhen nicht so sehr die Ausbeute und Verringern nicht so sehr den Randverschnitt, dass es sich lohnt die Fertigung hierauf umzuentwickeln und die bestehenden Vorteile zu verlieren.

@aylano: Zustimmung. Als Ergänzung noch: die Chipgröße ist auch alleine schon begrenzt durch die Geschwindigkeit des Chips. Die Wege, die ein Signalelektron im Chip gehen muss, müssen klein genug sein, damit der Chiptakt nicht durch die Leitungslatenz limitiert wird. Insofern wird es Chip nicht mehr größer. Der Stack-Chipaufbau ist hier eher die Zukunft.

Zur Strukturbreite: diese wird parallel auch verkleinert um einen ähnlichen Effekt zu erzielen. Hier ist aber der Fokus mehr in der Senkung der Stromaufnahme des Chips selbst zu finden, als in der Packungsdichte der Chips auf dem Wafer. Insofern stagniert die absolute Chipsgröße meist, da gleichzeitig zu einer Strukturverkleinerung die Anzahl der Transistoren und der gesamten Logik erhöht wird um die Leistung zu erhöhen (Moors Law). Am neuen GT300 von nVidia sieht man diesen Effekt sehr gut.
 
Zuletzt bearbeitet:
Denahar schrieb:
@funcry: die viereckige Form bei der Chipproduktion hat sehr viele Vorteile (einfaches Design, kurze Leitungspfäde etc.). Sechsecke erhöhen nicht so sehr die Ausbeute und Verringern nicht so sehr den Randverschnitt, dass es sich lohnt die Fertigung hierauf umzuentwickeln und die bestehenden Vorteile zu verlieren.

@aylano: Zustimmung. Als Ergänzung noch: die Chipgröße ist auch alleine schon begrenzt durch die Geschwindigkeit des Chips. Die Wege, die ein Signalelektron im Chip gehen muss, müssen klein genug sein, damit der Chiptakt nicht durch die Leitungslatenz limitiert wird. Insofern wird es Chip nicht mehr größer. Der Stack-Chipaufbau ist hier eher die Zukunft.

Von der bloßen latenz her wären schon noch größere Chips möglich (wie du dir mal ausrechnen kannst)...aber wenn man noch mehr Transistoren auf einen Chip packt hat man eben auch langsam Probleme mit der Abwärme...das limitiert wohl mehr..
 
Zurück
Oben