Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
News512-MBit-NOR-Flash-Speicher von AMD und Fujitsu
Der weltweit erste 512-MBit-Flash-Speicherbaustein in NOR-Architektur wurde vor kurzem von FASLLLC, einem Joint Venture zwischen AMD und Fujitsu, vorgestellt. Der Baustein ist der erste Spansion Flash-Speicher, der in der 130/110-nm-MirrorBit-Prozesstechnologie der zweiten Generation produziert wird.
Dieses Posting hab ich schon damals bei planet3dnow gemacht, ohne erfolg...
Ich probiers mal hier:
Im Schulunterricht hat man uns damals erzählt, das NAND Schaltungen weniger Transistoren braucht als z.B. NOR Schaltungen...
Aber ich hab probleme mir vorzustellen wie die paar mehr Transistoren einer NOR Gatters weniger Verwaltungs-/Software Probleme machen kann als ein NAND Gatter...
Also erstmal: Sowahl ein NAND- als auch ein NOR-Gatter lässt sich mit 4 Transitionen realisieren.
hab z.B. das hier gefunden (sehr nette java-applets;-)): http://tech-www.informatik.uni-hamburg.de/applets/cmos/cmos_dt.html
Wo soll man denn beim NAND noch Transistoren einspaaren?
Zu Deiner Frage: Ich glaube auch kaum, dass ein paar Transistoren den Braten fett machen. Bei der Konstruktion werden glaube ich eh nur ganze Gatter und Bausteine gesetzt. Und selbst um die Platzierung kümmerst sich eher die Software.
Du glaubst doch nicht, dass Intel beim Entwurf eines Prozessors bei über 4 Millionen Transistoren die Dinger noch einzeln setzt. ;-)
Ich kenn mich damit aber auch nicht so aus. Musste nur mal eine kleine Platine mit so ner Uralt-Software entwerfen. Informatiker wissen so etwas übrigens auch weniger (das sind Theoretiker). Fragen tust Du da am besten einen E-Techniker, die Bauen hauptsächlich unsere Computer.
