SOI und Strained Silicon

xLoMx

Lieutenant
Dabei seit
Juni 2003
Beiträge
740
Hi

ich versuche hier mal SOI und Strained Silicon zu beschreiben.

SOI

SOI bedeutet das reines Silizium auf einer Siliziumdioxid schicht drauf ist.


Im Bild sieht man das grob dargestellt. Das rote ist SiO2 und das Schwarze ist Silizium.


Hier im zweiten Bild ist dargestellt wo die bauelemte dann sind. die zerstückelte dünne schicht Si sind die bauelemte.

Zur Herstellung.

Es gibt grob gesagt nur 2 herstellungsverfahren.

1. man benutzt zwei wafer, der eine wird an der oberfläche Oxidiert und dann auf den

anderen "geklebt". In der halbleiterindustrie sagt man bonden dazu. Beim bonden passiert nichts weiter als das durch elementare kräfte diese beiden wafer zu einen werden.
Da jetzt aber die SiO2 schicht zu weit im wafer liegt muss das Si von einer seite Entfernt werden. Dies geschieht etweder durch abschleifen (MCP) oder durch Smart-Cut.

2. Man nimmt einen Wafer. In diesen Wafer wird Sauerstoff iplantiert. Dies geschieht mit hilfe von Ionenimplanter. Sauerstoffionen mit einer gewissen energie dringen in den wafer eine bestimmte tiefe ein. diese Tiefe ist relativ gut einstellbar. dadurch wird aber jetzt die kristallstrucktur der durchdrungenden schicht zerstört. Um wieder eine monokristalline struktur zu ereichen wird der ganze Wafer erwärmt, diesen Schritt nennt man heilen. außerdem entsteht auch das SiO2 mit diesen schritt.

Vor UND Nachteile von SOI

Vorteile

Durch die vollständige Isolierung von den bauelemten untereinander, gibt es keine ungewollten PNP/NPN Transistoren, Feldeffekttransitoren und keine Tyristoren. Damit wird auf diesen gebiet die entwicklung leichter. Die Leckströme sinken nur marginal, weil der haupteil des leckstroms im transistor selber fließt.

Nachteile

Der gravierenste Nachteil ist die extrem geringe Wärmeleitfähigkeit des SiO2. Da der Prozessor immer von der rückseite des wafer gekühlt wird muss die ganze wärme durch die SiO2 schicht. Diese wirk jetzt aber wie eine Isolierschicht.


So um hier noch ein paar grundlegende Begriffe zu klären.

Monokristallin, bedeutet das Im kompletten wafer nur eine ausrichtung des kristalls entsteht. bei Silizium heist das im ganzen wafer eine regelmäsige würfelstruktur entsteht.

Polykristallin bedeutet das zwar im kleinen bereichen "körner" genannt noch alles monokristallin ist, die "körner" haben aber untereinander immer eine andere ausrichtung.

Amorph ist ein stoff wenn er keine erkennbare ausrichtung hat, nichtmal in kleinen bereichen.

Silizium im Wafer ist Monokristallin meist mit der Ausrichtung 110 (millersche Indexes). Siliziumdioxid ist Amorph.

kommen wir zum Strained Silicon.

Die meisten wissen ja das Strained Silicon, bedeutet gestrecktes Silizium. Hergestellt wird es indem auf einen Silizium Germanium Wafer, Silizium epitaktisch (Heist Monokristallin) aufgewachsen wird. Germaniumatome sind größer als Siliziumatome, das bedeutet das die kristallkonstante von einem Silizium Germanium Gemisches größer ist, als die von reinen Silizium. Durch das epitaktisch Aufwachsen von Silizium auf diesen Wafer orinentiert sich jetzt das aufgewachsend Silizium an der unteren Kristallstruktur.


Die roten Punkte sind Siliziumatome und die blauen sind Germaniumatome.

Vorteile und Nachteile

Vorteil
Gestrecktes Silizium leitet besser wie wie normales Silizium, das heist man kann die kernspannung senken.

Nachteil
Ist teurer wie Normaler Wafer. Ich schätze der Leckstrom steigt wenn die kernspannung gleich bleibt. Da aber der großteil des Leckstromes immernoch durch das schalten der komplementären transistoren geschiet wird im gesamten der Leckstrom weiter sinken.


Kombinieren kann man nun beide verfahren nicht, man kann also keinen reinen SS SOI Wafer bauen. Denn um das gestreckte Silizium beizubehalten muss eine Si-Ge-Schicht darunter sein, Diese schicht wird aber nicht für die bauelemente benutzt. Bei SOI reichen die bauelemente aber bis runter zur SiO2 schicht.



Bevor ich es vergesse, ich weiß das meine rechtschreibung nicht so gut ist, also beschwert euch darüber nicht. und wenn noch einer fragen hat, fragt einfach.
 

Parwez

Redakteur
Dabei seit
Jan. 2004
Beiträge
7.471
na, du kannst ja doch vernünftige posts fabrizieren ;)
arbeitest du im halbleiter-bereich?
 

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
@b1ackbird

nein ich studiere physikalische technik, da gehört das zu grundausbildung.

ich werde mal noch ein paar mehr beiträge dieser art machen. dauert aber immer eine weile.
 

Bokill

Lt. Commander
Dabei seit
Jan. 2004
Beiträge
1.642
Mal schauen ob ich meinen persönlichen Bann bald aufhebe ;)

Anmerkung 1: IBM und AMD selber sprechen ja selber davon, dass SOI und gestecktes Si möglich sind. Kann jemand den Widerspruch erklären?

Anmerkung 2: Gestrecktes SI hat derzeit offensichtlich eben doch den Nachteil, dass die Leckströme vergrössert werden.
Ich denke dies liegt an der Ausrichtung, wie der Hersteller selber seine CPUs haben will.

Theoretisch ermöglicht gestrecktes Si deutlich verringerte Schaltspannungen (bei allerdings identischer Taktfrequenz), da die Elektronen mobiler sind.
Sie können viel leichter aus dem Valenzband (Bindungsband) "heraushüpfen".
Die Ge-Atome zwingen die Kristallstruktur zu weiteren Abständen im Gitter.
Das ist halbwegs vergleichbar mit Wärmezufuhr. Halbleiter werden ja leitfähiger bei grösserer Wärmezufuhr (im gegensatz zu metallischen Leitern). Der Vorteil ist jedoch, dass Wärmeschwingungen reduziert sind bei getrecktem Si. So gesehen haben die Elektronen sogar noch eine Vorzugsrichtung (Die ich aber nicht quantifizieren kann, pure Theorie).

Wenn aber der Hersteller deutlich höhere Takte erzwingen will, so werden zwar leichter auch bessere Schaltgeschwindigkeiten ermöglicht, der Preis ist nun aber der leckstrom. Es sind eben zwei Seiten der Medaille.

SOI. IBM hatte da mal n nettes Video. Is irgendwo auf deren Forschungsergebnisseite. Dort wurde die Auswirkung von SOI gezeigt. SOI bewirkt nicht nur bessere "Durschlageigenschaften" (Untertunneln, der Isolationsschicht), sondern schafft enger begrenzte Bereiche wo überhaupt Strom fliessen darf. Vagabundierende Elektronen sind viel seltener. Srained Si hingegen provoziert vagabundierende Elektronen.

Der Einwand mit der Wärmeisolation ist berechtigt, aber indirekt wird ja durch die lokale Erwärmung ja auch die Leitereigenschaft des Si verbessert, besonders dann, wenn die Leiterbereiche eh schon dortiert ("verschmutzt") sind.

Das Problem mit der Wärmeentwicklung halte ich aus einem zweiten Grunde für nicht ganz so tragisch. Stichwort Dielektrika. Alle bedeutsamen Hersteller sind dabei Low/High-K in die Fertigung zu integrieren.
Das Vermögen besonders gut zu isolieren geht einher mit der Eigenschaft auch Wärme gut zu isolieren.
So gesehen wird SOI noch extremer. Laut den Auskünften von AMD lagen die Probleme beim Hammer weniger bei SOI, sondern in der Integration von Low/High-K.

Fazit: Es sind so viele Bedingungen einzuhalten, dass jeder Hersteller mal in Richtung Taktfrequenz (Prescott) oder in Richtung Betriebsicherheit (IBM`s Power4 mit extra dickem SOI) oder Stromsparen (Emdedded Power4 von Motorola, SUN`s SuperSPARCIII) entwirft. Jeder Optimierungsschritt in der einen Richtung schafft wieder Probleme in die andere Richtung.

PS. Gute Idee, guter Thread xLoMx! Vergebe mal n Gummipunkt (Karma) dafür :) ... Nachtrag Gummipunkt: Arrgh muss derzeit warten, habe einige Abgestraft :( und deswegen keine Punkte mehr :(

MFG Bokill
 
Zuletzt bearbeitet:

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
@Bokill

High K und Low K dielektriker ist ein anderes thema und dient in erster linie dazu die taktfrequenz zu steigern. wie auch das Strained silizium.

und IBM meinte sie haben es geschaft die vorteile von SOI und Strained Silicon zu vereinen. Das heist nicht zwangsläufig das sie SS auf SOI gemacht haben.

Ich hab ja auch geschrieben das SS den leckstrom steigen lässt aber nur wenn man die kernspannung gleich lässt.
 

Bokill

Lt. Commander
Dabei seit
Jan. 2004
Beiträge
1.642
Wärme

Nun ja ich wollte das Argument Wärme etwas abschwächen... Dielektrika verstärken ja eher den Wärmestau, dennoch wird dieses Wundermittel bei allen nun eingeführt.

MFG Bokill
 

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
@Bokill

Die Dielektrika verstärken nicht unbedingt das temperaturproblem. Die wäre muss nicht durch diese schicht durch.

Das High-K Dielektrikum wird EXTREM notwendig da die Gate-Kapazität nicht geringer werden darf, da aber die fläche kleiner wird muss der abstand kleiner gemacht werden, dies geht jetzt aber auch nicht mehr da die gateisolierung anfängt zu leiten, aus diesen grund muss jetzt ein High-K Dieelektrikum rann, das sorgt dafür das man damit die gateisolierung dicker machen kann, oder zumindest so dick lässt wie sie im moment ist.
Das ganze hat nur eine indirekte auswirkung auf die wäreentwicklung nähmlich das man weiter shrinken kann. also unter 130nm (90nm).
 

blabla

Banned
Dabei seit
Juni 2003
Beiträge
551
Zitat von xLoMx:
Kombinieren kann man nun beide verfahren nicht, man kann also keinen reinen SS SOI Wafer bauen. Denn um das gestreckte Silizium beizubehalten muss eine Si-Ge-Schicht darunter sein, Diese schicht wird aber nicht für die bauelemente benutzt. Bei SOI reichen die bauelemente aber bis runter zur SiO2 schicht.
IBM hat aber definitiv SS und SOI kombiniert, nicht nur die Eigenschaften. Das stand auf mehreren Seiten, einschließlich Heise. Ausserdem muss man nicht unbedingt Germanium verwenden, das hat bisher glaubich nur IBM verwendet.
Intel hat schon länger gesagt, dass sie ein anderes Material verwenden.
Wäre gut möglich, dass IBM auch an einem anderen Material geforscht hat und somit SSDOI möglich gemacht hat.
 

Parwez

Redakteur
Dabei seit
Jan. 2004
Beiträge
7.471
jo, hier die presse-meldung von ibm:

East Fishkill, NY, February 13, 2004

IBM today announced it has developed a new method of manufacturing low power, high performance microprocessors using an industry-first combination of silicon-on-insulator (SOI), strained silicon and copper wiring technologies.

komplette meldung
 

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
Möglich ist es schon, wie gesagt.
Die entwicklung bleibt nicht stehen. Es ist nicht einfach und das lässt die frage aufkommen ob es preiswert genug ist für die massenproduktion.
und weder IBM noch Intel bauen ihre wafer für die massenproduktion selbst. Ok bei GaAs Wafern weiß ich es nicht.

Das wäre auch was GaAs Wafer für die CPU herstellung, die haben schaltgeschwindigkeitstechnisch und stromverbrauchstechnisch die Nase vorn. bei GaAs ist es heute kein problem transistoren zu bauen die mit 200GHz und mehr schalten. bei Si ist man erst in den letzten beiden jahren die 200GHz geschaft. das aber auch nur bei SiGe mit C :)
 

blabla

Banned
Dabei seit
Juni 2003
Beiträge
551
Hab jetz grad nomma a bissal in google rumgeschaut und hab einige Pressemitteilungen von AMD und IBM aus dem Jahr 2003 gelesen. Beide sagen, dass SSDOI sehr einfach in Standard-Wafer zu intergrieren ist
 

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
@blabla

ok, vieleicht gibt es ja ein verfahren, doch ist dieses noch nicht veröffendlicht. Und weder IBM noch AMD bauen ihre wafer selber. vieleicht freuen die sich über Wafer die sowas haben und die pressemiteilungen beziehen sich darauf das diese Wafer leicht in den Vertigungsprozess zu integrieren sind. Wenn eine fertigungsmöglichkeit bekannt wird. schreibt es in diesen Thread mit Link. Dann kann ich mir selbst davon überzeugen und auf anfrage sogar ins verständliche übersetzten.
 

Götterwind

Commander
Dabei seit
Apr. 2004
Beiträge
2.685
Moin,
@xLoMx : Mit Kristallkonstante meinst du sicherlich die Gitterkonstante, oder? Nochmal zum strained silicon: Du kannst übrigends eine Siliziumschicht nehmen, langsam Ge eindiffundieren lassen (wodurch sich die mittlere Gitterkonstante erhöht). Wenn du dann oben auf die vorbereitete Schicht wieder Si aufwachsen lässt, hat sie dann in eine Richtung eine höhere Gitterkonstante (parallel zur Schicht) aber dafür eine geringere senkrecht dazu. Wenn deine Schicht wieder dick genug ist, kann man diese auch wenn notwendig wieder abtrennen. :) Wir hatten uns ja schon kurz über den Rest mal unterhalten. Krümmung des Leitungsbandes usw. ... Natürlich steigt etwas die Leitfähigkeit. Das wesentliche ist aber, dass Bauteile auf Strained Si - Basis schneller schalten können. Leider kann man aber auch damit kein direkt halbleitendes Si machen :( Also Phononen braucht man immer noch!

Bis denn
 

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
beim eindiffundieren von Ge in monokristallienen Si, wird die gitterkonstante nicht unbedingt größer, nach den ausheilen hat man den effekt das die gitterkonstante in senkrechter höhe zwar größer wird aber in paraleller schicht nicht, da das untere Si die schicht zusammendrückt (wenn man es nicht übertreibt mit den Ge, ansonten ist die obere schicht polykristallin)
Wenn ich nun auf so eine schicht Si wachsen lasse, passiert nichts.

Das schneller schalten kommt indirekt von der besseren leitfähigkeit :) durch die bessere leitung kann man die kanaldicke senken und damit die leitfähigkeit des transistors gleich lassen durch den dünneren kanal aber schneller schalten.
 

Götterwind

Commander
Dabei seit
Apr. 2004
Beiträge
2.685
Naja, mit dem eindiffundieren habe ich etwas tief gestapelt. Also eigentlich so: Man nehme die monokristaline Schicht Si, lasse langsam weiteres Si aufwachsen, mischt immer mehr Ge beim Prozess hinzu. Naja, nach der "umgekehrten Gummibandregel" (Volumen der Einheitszelle bleibt konstant) muss die eine Gitterk. kleiner werden, wenn die andere steigt. Oder nicht?!

Wie gesagt, bin ein Lichtfritze :) . Wenn man jetzt oben Si aufwachsen lässt, müsste sich das Si trotzdem an die "neuen" Gitterplätze setzen wollen, oder? Wenn man natürlich meterdicke Schichten wachsen lässt, passiert natürlich nix effektiv. Da aber die Schichtdicken klein sind (wie klein eigentlich? einige 10-100 nm?) müsste der Effekt ja noch deutlich sein.

Wie dem auch sei, es kommt zur Aufhebung der Entartung am Gamma-Punkt. Die an der Halbleitung jetzt beteiligten Elektronen haben eine geringere mittlere effektive Masse.
 

xLoMx

Lieutenant
Ersteller dieses Themas
Dabei seit
Juni 2003
Beiträge
740
den letzen satz hab ich nicht verstanden :)

die Germaniumatome lassen sich doch im kitter komprimieren (nicht sehr viel aber 4% sicher) also jetzt drückt sie unten der wafer zusammen und oben das neu aufgewachsende SI das wiederrum bedeutet das sich die kitterkonstante nicht ändert.
Die kräfte müssen gewaltig sein die da wirken, ich muss das irgendwann man genauer ausrechnen, dazu muss ich irgendwo das E-Modul von monokristalinen SI raussuchen.

Ich bin mir nichtmehr sicher, aber ich glaube es waren 100nm-1µm schichtdicke. ich müsste dazu auch nachgucken, habe aber keine lust im moment :)
 

Götterwind

Commander
Dabei seit
Apr. 2004
Beiträge
2.685
Ich habe meinen Kumpel nochmal dazu ausgehorcht. Wie ich mir schon fast gedacht habe, sind das ja nur lokale Effekte. Wenn ich also wieder Si aufwachsen lasse, stellen sich wieder die normalen Gitterkonstanten ein. Hast also Recht ;)

Mich würde mal interessieren, wie man das dann in der Realität anwendet. Scheint relativ kompliziert werden zu können :D

Ich versuche mal, die Bandstruktur von Si als Bild anzuhängen.

Wie du darin siehst, hast du am Gamma-Punkt mehrere zusammenlaufende Niveaus. Durch das "strainen" schieben sie sich auseinander. Wenn man es geschickt macht, gehen die mit der großen Krümmung nach "unten". Nur noch die "leichten" Elektronen geben bei ca. Eg=1,2 eV den Hauptanteil für die Eigenhalbleitung. Das war mit der Aufhebung der Entartung gemeint.
 

Anhänge

Top