WinnieW2 schrieb:
Da frage ich mich schon was bei den ARM Chips anders ist im Vergleich zu den x86 CPU von Intel oder AMD.
Kann die Leistungsaufnahme bei den ARM Chips nicht so gut beeinflusst werden? Funktioniert der Ansatz Energiesparen über den Ansatz Taktfrequenz u. Betriebsspannung absenken bei diesen schlechter im Vergleich zu derzeitigen x86 CPUs?
A15 ist eine ganz andere Kategorie als noch A9 und damit nicht als direkter Nachfolger zu sehen. Auf A15 aufbauend will man bei ARM auch Produkte bedienen welche eine höhere Performance als Smartphones und simple Tabs benötigen. Diese massive Steigerung der IPC benötigt massig Transistoren und das schlägt sich in der Verlustleistung nieder. Aus dem Grund wurde für Low-Power parallel der A7 entwickelt welcher zur gleichen ISA kompatibel ist. Mit einem Design ist das nicht unter einen Hut zu bringen.
Weshalb sonst dieses big.little Konzept bei Tegra 4, nur um Energie zu sparen bei geringer Auslastung?
Das big.Litte Konzept bei Nvidia hat mit dem Original von ARM wenig gemeinsam. Es ist mit sehr viel weniger Ressourcen (Entwicklung) umsetzbar und gleichzeitig sind so Produkte etwas schneller auf den Markt zu bringen. Der Haken ist das es für den Scheduler nicht transparent ist (vier A15 + ein Low-Power A15) und nur im Leerlauf und bei sehr geringer Last Einsparungen bringt.
big.Little bedeutet bei ARM das für jeden A15 Kern auch ein A7 vorhanden ist. Bei geringer bis mittlerer Last ist der A7 aktiv und erst bei vergleichsweise hoher Last wird auf den zugehörigen A15 umgeschalten. Jeweils ein A7 und A15 bilden damit ein Paar.
Beispiel:
A7 taktet je nach Last von 300Mhz bis 1Ghz (A15 Kern deaktiviert). Mehr Leistung nötig, Umschaltung->
A15 taktet je nach Last von 700 Mhz bis 1,7 Ghz (A7 Kern deaktiviert).
Ein A15 Quadcore mit vier A7 kann also zum Beispiel einen A15 bei 1,2Ghz aktiv haben und einen A7 eines anderen Paares bei 500Mhz. Alles andere ist Power-Gated. Bei Nvidia geht das nicht denn hier müssen dann zwei A15 auf 1,2Ghz laufen während der Rest Power-Gated. Der Companion Core kann nur alleine betrieben werden.
Gleiche Kerne müssen wenn aktiv immer mit der gleichen Frequenz laufen. Dynamische Frequenzen gibt es bei zusammenhängenden ARM CPU Blöcken ( A15 und A7 sind getrennt) bisher nicht.
Sowohl Qualcomm als auch Apple sind hier mit ihren eigenen zur ARM ISA kompatiblen Designs einen anderen Weg gegangen und können die Powerstates unabhängig steuern. Deren CPUs sind genau in der Mitte zwischen Smartphone und Tab platziert (Performance zu Leistungsaufnahme). Passt damit perfekt in das (jeweilige Produkt) Portfolio und ist der Vorteil einer eigenen Entwicklung.
Um es auf den Punkt zu bringen haben alle SoC Hersteller welche die CPUs nicht selbst entwickeln sondern bei ARM (IP Cores) einkaufen aktuell wenig zu lachen. Entweder komplexe SoC mit A7 und A15 Kernen oder Dual A15 mit der Brechstange ins Smartphone quetschen. Die (günstige und einfache) Alternative wird in einigen Fällen Quad A7 ganz ohne A15 sein.
Etwas entspannen wird sich die Situation erst wieder beim nächsten Wechsel des Herstellungsprozesses. Für 28nm ist A15 bezogen auf Smartphones grenzwertig.
