Registrieren Passwort vergessen?

Line-up der ersten 45-nm-CPUs von AMD

23. September 2008, 14:28

AMD wird bereits im Oktober die ersten 45-nm-Prozessoren veröffentlichen. Wie bereits im Jahr zuvor starten die Server-Prozessoren einige Wochen vor den Desktop-Varianten; viele Ausführungen mit etwas geringerer Taktfrequenz inbegriffen.

Das Line-up der Opteron-CPUs in der 45-nm-Fertigung wird sich zum Großteil für einen Start im Oktober 2008 und später im Februar 2009 aufteilen, spezielle Modelle kommen gar erst im zweiten Quartal 2009. Auf Basis des Shanghai-Kerns setzen alle neuen Opteron auf vier Kerne mit je 512 kB L2-Cache, die von 6 MB L3-Cache unterstützt werden. Als Plattform dient nach wie vor der bekannte Server-Sockel F mit 1207 Pins. Alle neuen Opteron werden noch auf die Unterstützung von DDR2-Speicher vertrauen, mit dem HyperTransport-1.0-Protokoll liegt man ebenfalls einen Schritt hinter den erwarteten Desktop-Derivaten, die auf DDR3-Speicher und HyperTransport 3.0 vertrauen können. Bei den Opterons hält das schnellere HyperTransport-Protokoll 3.0 erst im zweiten Quartal Einzug, welches neue Modelle nach sich zieht, die eine minimal geänderte Nummer vorweisen.

Das Portfolio teilt sich traditionell in Prozessoren der 8000- und 2000-Serie auf und soll nach Informationen der Kollegen von HKEPC wie folgt aussehen.

AMD Quad-Core-Opteron in 45 nm (Shanghai)
ModellTaktfrequenzSpezifikationACPLaunch
8386 SE2,8 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT105 WFeb. 2009
2386 SE2,8 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT105 WFeb. 2009
83852,7 GHz4x 512 kB L2, 6 MB L3, 4,4 GT/s HT75 WQ2 2009
83842,7 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
83832,6 GHz4x 512 kB L2, 6 MB L3, 4,4 GT/s HT75 WQ2 2009
83822,6 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
83802,5 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
83782,4 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
23852,7 GHz4x 512 kB L2, 6 MB L3, 4,4 GT/s HT75 WQ2 2009
23842,7 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
23832,6 GHz4x 512 kB L2, 6 MB L3, 4,4 GT/s HT75 WQ2 2009
23822,6 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
23802,5 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
23782,4 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
23762,3 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT75 WOkt. 2008
8376 HE2,3 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT55 WFeb. 2009
8374 HE2,2 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT55 WFeb. 2009
2376 HE2,3 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT55 WFeb. 2009
2374 HE2,2 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT55 WFeb. 2009
2372 HE2,1 GHz4x 512 kB L2, 6 MB L3, 2 GT/s HT55 WFeb. 2009
Update 15:04 Uhr:

Wie bereits vermutet und auch durch viele Fragen und Darlegungen auf unterschiedlichen Webseiten näher erläutert, scheint es sich nicht um die TDP, sondern die von AMD vor einem Jahr eingeführte „Average CPU Power“ (ACP) zu handeln. Dies würde auch deutlich besser in das Bild der Leistungsaufnahme im Vergleich zu den kommenden Desktop-Prozessoren passen, die eine TDP von bis zu 130 Watt bei maximal 3,0 GHz besitzen.

ACP von AMD

Kommentare

  • Turbo007 23.09.08, 15:07 Uhr
    was ist der unterschied zwischen diesen cache-levels?? z.b 1 und 2, schnellere controller?

    Zitat:
    Nach heutigem Stand ist irgendwo bei 35nm Ende im Gelände


    Intel will doch 32Nm CPUs bauen, und IBM hat auch schon 22Nm erreicht
  • riDDi 23.09.08, 15:12 Uhr
    @Turbo007: Je niedriger das Cache-Level desto CPU-näher ist er. Je näher er an der CPU ist, desto schneller muss er sein, was ihn wesentlich teurer macht.
In Kooperation mit Lycos Europe Network