Intel kündigt revolutionären 3D-Transistor an

Heute Abend hat Intel erstmals offiziell Stellung zum aktuellen Stand der 22-nm-Fertigung und den daraus resultierenden Ergebnissen bezogen. Die wichtigste Neuerung bei der 22-nm-Fertigung wird neben dem Prozess selbst die Einführung von 3D-Transistoren sein, die massive Verbesserungen in diversen Bereichen ermöglichen sollen.

Unter dem Deckmantel „most significant technology announcement of the year“ hatte Intel bereits vor Ostern einen Webcast angekündigt, der diverse Seiten zu wildesten Spekulationen veranlasste. Dabei wurden aber eben diese bereits vorab darüber informiert, dass es sich um Informationen über die Technologie der neuen 22-nm-Fertigung handeln würde und nicht etwa um den Launch der „Ivy Bridge“-basierten Prozessoren. Jenen liegt zwar die Technologie der 22-nm-Fertigung zugrunde, doch an diesem Abend ging es eben vorrangig um den Fertigungsprozess an sich, der auch für „Knights Corner“ als Nachfolger von „Knights Ferry“ und damit für den Erben des Larrabee-Projektes genutzt werden soll.

planarer Transistor vs. Tri-Gate
planarer Transistor vs. Tri-Gate

22-nm-Transistor in drei Dimensionen
22-nm-Transistor in drei Dimensionen
22-nm-Transistor in drei Dimensionen
22-nm-Transistor in drei Dimensionen
Intels aktueller 32-nm-Transistor
Intels aktueller 32-nm-Transistor

In dieser Fertigungstechnologie wird Intel erstmals ein 3D-Transistor einsetzen, der dem Unternehmen einen technologischen Vorsprung von bis zu drei Jahren gegenüber der Konkurrenz geben soll – dort soll die Technik frühestens bei der 14-nm-Fertigung eingesetzt werden. Um die Vorteile zu verdeutlichen, holte Intel vom aktuellen Stand der Dinge, der 32-nm-Fertigung für die „Sandy Bridge“-Prozessoren, aus und erklärte die Vorteile der neuen Transistoren.

normaler Transistor
normaler Transistor
Tri-Gate-Transistor
Tri-Gate-Transistor
Tri-Gate-Transistor 2
Tri-Gate-Transistor 2

Bei einem Tri-Gate-Transistor umschließt das Gate das als Finne ausgeführte Substrat zwischen Source und Drain von gleich drei Seiten. Dabei ist es vom Kanal (Inversionszone) am Rande des Substrats durch ein High-k-Dielektrikum getrennt. Sieht man sich im Vergleich dazu einen herkömmlichen, planaren Transistor an, hat dieser nur einen einzigen leitenden Kanal.

Durch die größere Kontaktfläche wird der Ansteuerungsstrom erhöht, wodurch eine höhere Leistung ermöglicht wird. Dies kann durch die Kombination mehrerer Finnen sogar noch gesteigert werden. Ein weiterer Vorteil des dreidimensionalen Aufbaus ist, dass negative, zu Leckströmen führende Einflüsse auf die Inversionszone durch die im Substrat anliegende Spannung vermieden werden. Bei planaren Transistoren wird diesem Effekt mit teurer SOI-Technik entgegengewirkt.

Dadurch erreicht man einen stärkeren Abfall des Kanal-Stroms unterhalb der Schwellspannung – Leckströme werden reduziert. Die Leakage der gesamten Einheit wird Intel zufolge um den Faktor zehn gesenkt, was insbesondere für zukünftige, immer dünner werdende Fertigungstechniken elementar wichtig ist. Wie das dritte Bild zeigt, kann Intel die Vorteile der neuen Technik aber auch anderweitig nutzen: Geht man beim Leckstrom vom aktuellen „Nullpunkt“ der 32-nm-Fertigung aus, kann man durch eine Senkung der Schwellspannung die Transistoren bei einer niedrigeren Spannung betreiben und so die Leistungsaufnahme reduzieren oder die Schaltgeschwindigkeit erhöhen. Daraus resultieren schnellere und gleichzeitig sparsamere Produkte.

normaler Transistor Gate Delay
normaler Transistor Gate Delay
planarer 22-nm-Transistor Gate Delay
planarer 22-nm-Transistor Gate Delay

dreidimensionaler 22-nm-Transistor Gate Delay
dreidimensionaler 22-nm-Transistor Gate Delay
dreidimensionaler 22-nm-Transistor Gate Delay 2
dreidimensionaler 22-nm-Transistor Gate Delay 2

Ein planarer Transistor würde in der 22-nm-Fertigung die typischen Schaltzeit-Vorteile eines bislang üblichen Wechsels in der Herstellungsgröße mit sich bringen. Die Kurve der nötigen Spannung um eine bestimmte Schaltzeit zu erreichen würde schlicht ein wenig nach unten versetzt. Bei Intels in 22 nm gefertigtem Tri-Gate-Transistor liegt die Kurve jedoch nicht nur nochmals tiefer, sondern flacht bei abnehmender Spannung auch noch deutlich ab. Je geringer die Betriebsspannung, desto größer der Vorteil bei der Schaltzeit. Die Kurve verdeutlicht dies: Der Schaltzeit-Vorteil des in 22 nm gefertigten Tri-Gate-Transistors gegenüber einem in 32 nm gefertigten planaren Transistor beträgt bei 1 Volt Spannung 18 Prozent. Senkt man die Spannung auf 0,7 Volt, ist der Tri-Gate-Transistor auf einmal 37 Prozent schneller. Low-Voltage-Prozessoren werden durch den neuen Transistor im Vergleich zur Vorgängergeneration also stärker profitieren können.

Ein weiteres Beispiel: Um mit dem neuen Transistor die gleiche Schaltzeit zu erreichen wie mit einem aktuellen Transistor, kann die Spannung von 1,0 auf nur noch 0,8 Volt gesenkt werden. Beim Strombedarf bedeutet dies große Einsparungen. Intel selbst spricht bei gleicher Performance von einem mehr als 50 Prozent geringeren Energiebedarf. Aus diesen Gründen sollen vor allem auch die Atom-Prozessoren von der Fertigung massiv profitieren, mit denen Intel dann bei Tablets und Smartphones viel stärker Fuß fassen und „konkurrenzfähig“ zu Produkten von ARM sein will.

Tri-Gate-Transistor Zusammenfassung
Tri-Gate-Transistor Zusammenfassung

Die neue Technik wird jedoch auch Kosten nach sich ziehen. Intel geht von 2-3 Prozent pro fertigem Wafer aus, die die Tri-Gate-Transistoren in der 22-nm-Fertigung mehr kosten werden als planare Schaltungen bei der aktuellen 32-nm-Fertigung. Dies ist jedoch noch immer deutlich günstiger als planare Schaltungen mit ähnlicher Leckstrom-Charakteristik. Die dazu nötigen SOI-Wafer würden sogar 10 Prozent höhere Kosten zur Folge haben. Die dritte Dimension erlaubt aber auch bei den Transistoren selbst entscheidende Vorteile. Waren die kleinen Bauteile bisher in zwei Dimensionen gefangen, erlaubt die zusätzliche Dimension flächenmäßig kleinere Transistoren. Intel erwartet deshalb eine doppelte Packdichte bei der 22-nm-Fertigung im Vergleich zur aktuellen 32-nm-Herstellung. Abschließend erklärt Intel das Verfahren auch noch einmal in einem kleinen Video:

An dem neuen 3D-Transistor hat Intel mehr als zehn Jahre lange geforscht und diesen jetzt endlich soweit entwickelt, das dieser nun den Grad der Marktreife erreicht hat. Als erstes wird er im kommenden Prozessor „Ivy Bridge“ für Desktop, Notebooks und auch Server Verwendung finden, soll aber zugleich auch den Grundstein für jedes zukünftige Intel-Produkt bilden. Dabei wird es keinen Übergang mit einer Misch-Technologie von herkömmlichen und neuen Tri-Gate-Transistoren geben, betonte Intel in der Frage-und-Antwort-Sitzung. Dafür wird Intel direkt fünf bestehende Fabriken umrüsten, die 22-nm-Wafer fertigen können. Die ersten Prozessoren sind bereits zur Validierung ausgeliefert, Intel zeigte in diesem Zusammenhang bereits ein Notebook, einen Desktop-PC und ein Server-System.

Zum Starttermin der fertigen „Ivy Bridge“-Prozessoren gab es nur den groben Hinweis, dass man sich an diesem Jahr orientieren sollte. Die Fertigung selbst startet im zweiten Halbjahr, bis die Produkte dann im Handel sind dauert es traditionell etwa ein Quartal.

Anzeige