IDF: Helper-Threading und weitere Ideen

Thomas Hübner
4 Kommentare

Weltweit nehmen digitale Technologien einen immer größeren Raum ein. Mengen neuer digitaler Daten wurden und werden im Sekundentakt erzeugt. Die Nutzung und Bereitstellung der Daten für die Menschen stellt die größte Herausforderung der konvergierenden Computer- und Kommunikationsindustrie dar.

Produkte und Anwendungen brauchen neue darunter liegende "Architekturen", um diesen Anforderungen und Datenmengen gerecht zu werden.

Dies erfordert größere Speichermengen, mehr Rechenleistung, Bandbreite und Speicherplatz. Der Veränderungsdruck auf die grundlegenden Architekturen von Computern und Kommunikationsgeräten steigt - es bedarf neuer Architektur-Ansätze für die "Tera-Ära", wie es Intel formuliert.

"Da Intel schon bald Prozessoren mit einer Milliarde Transistoren fertigen kann, erforschen wir innovative Wege, diese zusätzlichen Transistoren sinnvoll zu nutzen. Neue Ansätze für Architekturen der Tera-Ära führen schließlich zu nützlicheren Computern." Pat Gelsinger, Intel Senior Vice President

Zu den neuen Innovationen für Architekturen, an denen Intel derzeit arbeitet, gehört "Helper-Threading". Die Technologie soll die Leistung von Single-Threads durch eine Bedarf-gesteuerte intelligente Ausführung paralleler Tasks auf einem einzigen Prozessor erhöhen. Ein weiteres Beispiel für die dynamische Skalierung von Architekturen und Leistung zur Bewältigung immer komplexerer Aufgaben ist die Integration mehrerer Prozessorkerne in einen Prozessor.

Ein Beispiel für eine Technologie, die sich unterschiedlichen Umgebungen, Applikationen oder Anwendern anpasst, erforscht Intel im Zusammenhang mit wieder konfigurierbaren Funk-Architekturen. Intel Forscher entwickeln Chips, mit deren Hilfe Geräte nach Bedarf über unterschiedliche Netzwerke, wie 802.11a, b oder g, Bluetooth oder andere drahtlosen Technologien kommunizieren können.

Solche Innovationen stehen in engem Zusammenhang mit der Fähigkeit, eine steigende Anzahl von Transistoren auf einem einzigen Chip zu vereinen. In Kombination mit Architektur und (der von Intel schon immer favorisierten) steigenden Taktfrequenz wird die zukünftige Leistungsfähigkeit von Chips bestimmt.