News Adata Legend 960: Schnelle M.2-SSD mit PCIe 4.0 ist vom Controller her ein Exot

[MichaG]

Auch in der Legend-Produktfamilie für Kreative erhöht Adata auf bis zu 7.400 MB/s beim Lesen. Die Legend 960 SSD als neue Speerspitze im M.2-Format soll überdies Daten mit bis zu 6.800 MB/s im SLC-Modus schreiben. Ende August kommt ein für das Format eher seltenes 4-TB-Modell. Noch seltener ist aber der Controller.

Zur News: Adata Legend 960: Schnelle M.2-SSD mit PCIe 4.0 ist vom Controller her ein Exot

 

[Viper816]

Und welcher Speicher wird nun verbaut? Mit Micron 176 sollte das dann theoretisch die schnellste PCIe4 SSD sein, sofern Adata nicht wieder die Komponenten im nachhinein tauscht.

Frei mich schon auf einen Test.

 

[TP555]

Hi

Daten mit bis zu 6.800 MB/s im SLC-Modus schreiben.

Mal gespannt, wie lange , und was am Ende davon übrig bleibt (Beim 1TB).

Mfg.

 

[theGucky]

@TP555
ca 250GB . Müsste man nicht bei TLC einfach den 2 mal Speicher pro bit halbieren um auf SLC zu kommen?

 

[massaker]

Müsste man nicht bei TLC einfach den 2 mal Speicher pro bit halbieren um auf SLC zu kommen?

Nein, eher dritteln. Also bestenfalls ein Drittel der Brutto-Kapazität. Also maximal ca. 350-360 GB.
So wie meine FireCuda 530 im Leerzustand ca. 710 GB am Stück mit 6+ GB/s schreiben kann, danach aber auf weniger als einen Drittel einbricht.

 

[theGucky]

Nein, eher dritteln. Also bestenfalls ein Drittel der Brutto-Kapazität. Also maximal ca. 350-360 GB.
So wie meine FireCuda 530 im Leerzustand ca. 710 GB am Stück mit 6+ GB/s schreiben kann, danach aber auf weniger als einen Drittel einbricht.

Ich musste doch eben im Wiki nachschauen...eine TLC-Zelle hat 8 Zustände und SLC hat 2 Zustände ( 1 und 0)..da scheine ich mit 2 mal halbieren doch näher dran...

 

[massaker]

eine TLC-Zelle hat 8 Zustände und SLC hat 2 Zustände ( 1 und 0)..da scheine ich mit 2 mal halbieren doch näher dran...

Dein Falschdenken beruht darauf von den Zuständen auszugehen und nicht von Bits, schau hier auf CB in diesem Artikel :

Du merkst schon bei "Steigerung der Kapazität" von MLC zu TLC und weiter, dass die 100% nicht mehr gehalten werden können, weil TLC nun mal lediglich das Dreifache speichert und NICHT das Vierfache (von SLC) usw. Und genau verkehrt rum verhält sich das, wenn mal von TLC/QLC/PLC zurück auf die Menge der möglichen pSLC-Cache umrechnet: 3/4/5.

 

[Renegade334]

Dein Falschdenken beruht darauf von den Zuständen auszugehen und nicht von Bits, schau hier auf CB in diesem Artikel :

Zustände pro Zelle = 2^(Bit pro Zelle)
Aber die Tabelle fasst das übersichtlich zusammen.

 

[theGucky]

Dein Falschdenken beruht darauf von den Zuständen auszugehen und nicht von Bits, schau hier auf CB in diesem Artikel :
Anhang anzeigen 1246173
Du merkst schon bei "Steigerung der Kapazität" von MLC zu TLC und weiter, dass die 100% nicht mehr gehalten werden können, weil TLC nun mal lediglich das Dreifache speichert und NICHT das Vierfache (von SLC) usw. Und genau verkehrt rum verhält sich das, wenn mal von TLC/QLC/PLC zurück auf die Menge der möglichen pSLC-Cache umrechnet: 3/4/5.

Man sollte Abends wenn man müde ist, nichts mehr Schreiben. Natürlich haste Recht.
Wenn man 2 Bits von 3 wegnimmt bleibt nur ein Drittel zurück