News Hat TSMC Probleme mit dem 40-nm-Prozess?

[panopticum]

@fgxdx: dass der Fertigungsprozess immer wichtiger wird je mehr die komplexität des Die zunimmt.

 

[Jimmy_1991]

@F_GXdx: Mach dir nichts daus ich habe es auch zehn mal gelesen und keinen sinn darin gesehen aber jetzt wo panopticum das so sagt klingt es doch irgendwie logisch.

Zum thema: Wie kann denn so etwas passieren? ich dachte immer wenn der fertigungsprozess komplxer wird dann würde der strom verbrauch automatisch sinken.

 

[DUNnet]

Erklärt mir jmd. was mit dem Intel Prescott war?
Wirkt so unlogisch das was kleineres mit weniger Maße mehr Energie benötigt um sich zu "bewegen"

 

[Snipaman]

@Jimmy_1991
Das "komplex" bezieht sich wohl nVIDIAs Riesen-GPU. Die nicht nur verdammt komplex, sondern auch einfach viel Fläche einnimmt. Ein Die-Shrink (hier von 55nm auf 40nm) würde die Chips rentabler machen, da weniger Fläche auf einem Wafer für einen Chip gebraucht wird. Man bekommt also mehr Chips aus einem Wafer, was den Ertrag steigert und somit am Ende für einen größeren Gewinn sorgt.

@DUNnet
wurde bereits auf der ersten Seite erläutert. Finde aber auch, dass der Vergleich etwas hinkt. Wie bereits gesagt hatte der Prescott weitaus mehr Transistoren als der Vorgänger. Das am Ende kein großes Leistungsplus stand ist eine andere Geschichte.

 

[ascer]

verdammt wollt auch gerade auf "Umso größer der Die, DESTO notwendiger wird der verwendete Prozess" hinweisen

Also wenn man schon auf die Rechtschreibung eingeht, lieber Towatai, DANN sollte man es auch selber können...

Denn *graus* / *nackenhaare-aufstell*:

Umso... Desto.... GIBT ES IM DEUTSCHEN AUCH NICHT!!!


Wenn man sowas mal verkehrt macht, kein Problem, aber wenn man auf anderen rumhackt und es selbst nicht besser macht.... O M G!


Je...Desto...
Je...Umso...


und etwas älter aber ab und zu auch noch gebraucht:
Je...je...

Findet man z.B. in jedem Duden...

 

[aspro]

Gehts das nächste mal auch ohne Formatierungs-Overkill?

Immerhin hat ein 45nm PhII Quad unter Last rund 1,37 Volt, während ein Q9xxx "nur" ca. 1,1xVolt hat. Dennoch verbrauchen sie näherungsweise gleich viel Strom unter Volllast.

Nicht wirklich, siehe CPU-only Messungen von HT4U. Selbst wenn man noch den IMC abrechnet. Die AMD-Plattform ist nur um einiges sparsamer als vergleichbare von Intel.

@Topic
Naja, das übliche Inquirer-Geplapper. Ist genauso wenig ernstzunehmen wie Fudzilla.

 

[bomel]

Also Ati scheint offensichtlich wenig Probleme mit dem 40nm Prozess zu haben.

http://www.hardware-infos.com/news.php?news=2711

 

[aspro]

Steht da irgendwas von 40nm? Nein. Und selbst wenn, kann man das nicht als Fakt ansehen.

 

[Shypo]

Wie machen die das eigentlich Transistor zu Transistor mit einem Abstand von 40nm? Oder verstehe ich das falsch. Welche Maschiene kann den so genau setzen? Geht das Chemich?

 

[bomel]

dort nicht, aber hier

http://www.3dcenter.org/artikel/infos-zur-40nm-generation-von-ati-nvidia

 

[Ghaz]

bei der heute üblichen Lithografie ist bei 12,5 nm erst einmal schluss. Danach kämen nur noch serielle Verfahren zum Zug. Und das ist zu teuer. Aber mal abwarten was so kommt^^

 

[bensen]

@bomel
Wenn der in 40nm ist haben sie anscheinend ein Problem. Denn dann konnte die Spannung nicht gesenkt werden, musste sogar im gegensatz zum RV770 in 55nm erhöht werden.
Ohne Vcore-Senkung keine Verringeung der Leistungsaufnahme.

Natürlich alles unter der Annahme dass das verlinkte Gerücht stimmt.

 

[kisser]

@bensen

Das kann ich so nicht stehen lassen.
Die Spannung sagt nichts darüber aus, wieviele Ladungsträger am Stromfluß beteiligt sind, sie sagt lediglich etwas darüber aus, wie schnell sich die Ladungsträger unter dem Einfluss der Spannung bewegen werden.

Oder anders gesagt: Mehr Spannung = mehr Strom gilt nur bei gleicher Ladungsträgerdichte.

 

[theorist]

Die Spannung muss tatsächlich nicht unbedingt was über die Leistungsaufnahme aussagen, wenn man das Design nicht kennt. Meine HD 2900 Pro hat z.B. standardmäßig im 3D-Betrieb nur 1,07 Volt und lässt sich damit auch problemlos auf 700 MHz Chiptakt übertakten. Dennoch ist sie sicherlich keine sparsame Karte, eine HD 3870 schluckt trotz höherer Spannung weniger.

 

[florian.]

Zum thema: Wie kann denn so etwas passieren? ich dachte immer wenn der fertigungsprozess komplxer wird dann würde der strom verbrauch automatisch sinken.

wie schon gesagt wurde--> Leckströme.

zu der Spannung:
ein Indiz könnte es dennoch sein. denn:
Hohe Leckströme --> zu wenig "Nutz Strom" --> Strom muss erhöht werden --> Spannung Muss erhöht werden.

 

[bensen]

@kisser
Joa sicher ist das nur ne grobe Aussage. Aber nach obigen Gerüchten ist der Chip ansonsten dem RV770 sehr ähnlich.
Da ist ne Spannungserhöhung bei nem Shrink schon ungewöhnlich und ne Verringerung der Leistung nicht gerade wahrscheinlich.

 

[tash]

So Mädels,

damit hier nicht noch mehr Halbwahrheiten im Raum stehen klär ich nunmal ein paar Sachen auf.

1.) Warum treten beim Shrink Probleme auf, obwohl es doch immer heißt das der Stromverbrauch dadurch sinkt?

Prinzipiell ist die Aussage korrekt. Mit einem Shrink sinkt der Stromverbrauch und damit die Verlustleistung. Das Wort Leckströme viel zwar öfters, aber stets ohne Erklärung oder Zusammenhang. Mit einem Shrink, verkleinert sich auch die Isoliationsschicht "Siliciumdioxid" (SiO2). Und genau da entstehen die Probleme, die zu den Leckströmen führen.

2.) Ab wann ist Schluss mit der Miniaturisierung? 22nm/12nm?

Weder noch! Je nach eingesetzter Lithografietechnologie sind die Grenzen unterschiedlich.
Dabei am Interessantesten ist die sogenannte Nanoimprint lithography die bei einer Auflösungsgrenze von derzeit 5nm-10nm liegt. Und auch dort ist dann mehr oder weniger Schluss.

Fakt ist das die Isolationswirkung von Siliciumdioxid ab weniger als 5 Atomlagen nicht mehr gegeben ist. Derzeit sind diese Schichten im Mittel 2-4nm dick. Das entspricht 12-25 Atomlagen. Den Reim darauf könnt Ihr euch alleine machen.

Natürlich käme ein normaler Verbraucher nun auf die Idee einfach einen besseren Isolator zu nutzen. Doch kein Anderer hat derzeit auch nur Ansatzweise so gute Eigenschaften wie das Siliciumdioxid. Sprich kostengünstig und reproduzierbar!

PS: Bitte jetzt nicht wieder etwas durcheinander bringen, die Nanoimprint lithography ist nicht für die Produktion der Oxidschichten zuständig.

 

[Mr. Snoot]

Es gibt sehr wohl Alternativen zu SiO₂.

Beim Gate sind das High-k-Materialien (Hafnium-, Zirkoniumoxid u.w.), in den Verdrahtungsebenen Low-k-Materialien (organische Oxide o.ä.). Beides wird bereits in der Serienfertigung eingesetzt, wobei bspw. Intel aktuell nur High-k implementiert und AMD Low-k, in beiden Fällen wird das jeweils andere früher oder später aber vermutlich auch kommen.