News Auftragsfertiger TSMC gibt Fertigungszeitplan bekannt

[aylano]

Heiße Lust?
Ein genauso amüsanter Rechtschreibfehler, wie wenn bei "Analogien" noch ein "r" in die Mitte rutscht

Abgesehen davon bin ich mal gespannt ob die das bis 2018 wirklich hinbekommen.
Fusionskraftwerke sind ja seit über 50 Jahren in etwa in 50 Jahren vorstellbar.

Vielleicht habe ich mich undeutlich ausgedrückt.
Mit heiße Luft meine ich diese Marketing-Erklärung, weil sie 1) ihre früheren Termine bei weitem nicht einhalten konnte und 2) sind sie total von G450C abhängig.
G450C hat gerade begonnen. Ich würde mal einschätzen, dass sie noch überhaupt nicht wissen, auf welchen Stand sie sind, wenn die großflächige 450mm-Labor-Forschung gerade erst begonnen haben.

TSMC hatte 2 mal so 2-3 Jahre vor einem angeblichen 450mm-Massenstart diesen Prozess angekündig. Bis 2018 sind es aber mindestens 5 Jahre. Und bis TSMC breitflächig 450mm überhaupt entwickelt wird, wird es auch noch 3 Jahre dauern.
Daher sind halbwegs genaue Prognosen überhaupt nicht möglich. Die Wahrscheinlichkeit von 450mm ist wahrscheinlich genauso groß, wie wenn sie irgendwas zwischen 2017 und 2020 gewürfelt hätten.

PS:
erforschen --> Labor
entwickeln --> Fabrik

 

[theorist]

Bei TSMC gilt Valve-Time, d.h. es wird wahrscheinlich 2022 bis wir eine 10-nm-Massenfertigung auf 450-mm-Wafern bei TSMC sehen. Im Moment dauert ein Fullnode-Sprung bei TSMC rund 3 Jahre und von 28 nm auf 10 nm sind es drei Fullnode-Sprünge (28 nm -> 20 nm, 20 nm -> 14 nm, 14 nm -> 10 nm). Und die Entwickungszyklen werden immer länger. 10 Jahre von 28 nm bis 10 nm wären imo schon eine optimistische Schätzung, das würde dem Jahr 2021 entsprechen.

das heißt also das 2 1/2 fache der jetzigen anzahl oder AUF 150%?

Das heißt das 2,5-fache der jetzigen Anzahl. Bei den Flagschiff-GPUs mit über 500 mm² kann es noch mehr ausmachen, für einen 24*24 mm² großen Chip wie den GT200 komme ich auf die knapp 2,6-fache Anzahl (von ca. 90 Dies pro Wafer auf ca. 230 Dies pro Wafer).
Bei kleinen Chips ist der Vorteil durch die größeren Wafer aber deutlich geringer. Für 10*10 mm² große Die komme ich nur auf knapp einen Faktor 2,4 (~600 Dies pro Wafer -> ~1420 Dies pro Wafer).
Der durchschnittliche Fall ist halt wohl der Faktor 2,5.

Entscheidend ist, dass die Prozessierungskosten für einen 450-mm-Wafer nicht 2,5-mal so hoch sind wie für einen 300-mm-Wafer, so dass sich ein Kostenvorteil ergibt. Zumindest ist das das Ziel, auf das hingearbeitet wird.

 

[Bluerock]

das heißt also das 2 1/2 fache der jetzigen anzahl oder AUF 150%?

Fragen ist einfach grob zu beantworten: Fläche für einen Kreis ist pi*d^2/4

also für 0.3 cm (300mm) = 0.071

für 0.45 m = 0.159

 

[ViperTr99]

Auf diese News ist genausoviel Verlass, wie auf den Eröffnungstermin des Berliner Flughafens.

 

[Philipus II]

das heißt also das 2 1/2 fache der jetzigen anzahl oder AUF 150%?

Natürlich um 150%, so wies dasteht. Sind nachher also 250%, also das 2 1/2 fache

 

[Facepalm]

Vielleicht ganz gut.
AMD und NVidia sollten dann ihre Karten nicht so häufig "refreshen" wie zuletzt AMD mit ihrem
"Softwürks" Bios Update.
Lieber dann richtig neu und alle 2-3 Jahre eine ausgereifte neue Generation die dann auch in hohen Stückzahlen für den Markt zur Verfügung steht.

 

[Cave Johnson]

Entscheidend ist, dass die Prozessierungskosten für einen 450-mm-Wafer nicht 2,5-mal so hoch sind wie für einen 300-mm-Wafer, so dass sich ein Kostenvorteil ergibt. Zumindest ist das das Ziel, auf das hingearbeitet wird.

Mal sehen, ob das klappt. Die Energiekosten pro cm² müssen um den Faktor 2,25 gesenkt werden, damit man das Niveau eines 300 mm Wafers erreicht.

Warum stellt man nicht Rechteckige Wafer her wenn es bei den Runden zu unvollständgen Chips kommt?

Oft stellt sich die Frage, wieso Wafer rund sein müssen, wo die Mikrochips doch rechteckig sind. Dadurch ergibt sich auf dem Wafer immer ein Verschnitt, also eine Fläche, auf der keine vollständigen Chips Platz finden, und die am Ende der Halbleiterfertigung verworfen werden muss.

Nach Erläuterung der beiden Herstellungsverfahren - dem Kristallziehverfahren und dem Zonenziehen - kann diese Frage leicht beantwortet werden.

Ein Siliciumwafer für die Mikrochipherstellung muss als Einkristall vorliegen. Dies ist nur mit den genannten Verfahren möglich, und diese liefern prinzipbedingt eine kreisrunde Form.

Wäre es nun sinnvoll, die hochreinen Siliciumstäbe vom Waferhersteller in eine rechteckige Form sägen zu lassen, und das überschüssige Material wieder einzuschmelzen und erneut zu verwenden?

Auch wenn dies technisch machbar wäre, so bietet die runde Form der Siliciumwafer trotz rechteckiger Mikrochips dennoch einige Vorteile:

• Das Begradigen der runden Siliciumstäbe bedeutet zusätzlichen Stress für das Material und würde zwangsläufig zu Kristallfehlern führen, die sich auf die Qualität der Chips auswirken würde.
• Runde Wafer sind wesentlich stabiler. Eckige Wafer könnten kaum ohne Beschädigung transportiert und bearbeitet werden.
• Eine gleichmäßige Bearbeitung während der Chipfertigung mit radialsymmetrischen Prozessen (CMP, Spin-on, Ätzen) ist wesentlich einfacher.
• Ein schmaler Randbereich müsste auch bei rechteckigen Wafern immer verworfen werden, da die Scheiben während der Bearbeitung gehalten werden müssen. Abgeschiedene Schichten würden abplatzen und so zusätzliche Partikel verursachen, wenn diese bis an den äußersten Rand reichen.
• Mit zunehmender Wafergröße nimmt der Verschnitt auch immer weiter ab.

Rechteckige Wafer findet man hingegen bei der Fertiung von Solarzellen. Zumeist finden hier polykristalline Wafer Anwendung, die in rechteckigen Formen gegossen werden können. Die Fertigung ist verhältnismäßig einfach, so dass auch eckige Wafer bearbeitet werden können. Meist werden die Ecken zusätzlich abgeschrägt.

Wieso_sind_Wafer_rund?

 

[UnitedUniverse]

Fragen ist einfach grob zu beantworten: Fläche für einen Kreis ist pi*d^2/4

also für 0.3 cm (300mm) = 0.071

für 0.45 m = 0.159

eigentlich logisch, 150mm mehr durchmesser und das 2,5 fache waren auf den ersten blick etwas merkwürdig, aber da war ich wohl gedanklich etwas im tiefschlaf... nächstes mal hol ich den taschenrechner raus oder trink vorher einen kaffee ;D

 

[[F]L4SH]

Chiphersteller (oder Fertiger) sind ja immer sehr optimistisch, was ihre Planung angeht.


Ich erinnere mich nur zu gern an die 10Ghz Transistoren in 50nm mit EuV-Lithographie von Intel im Jahr 2005 - nunja... EuV haben sie erfolgreich verdammt lange vor sich her geschoben

Und TSMC traue ich irgendwelche ehrgeizigen Pläne noch viel weniger zu als Intel. Man muss sagen: sie leisten grandiose Arbeit und mit ihrem Budget schaffen sie auch vergleichsweise einzigartiges.
Aber das Einhalten von Zeitplänen und die Marktreife von Fertigungsprozessoren zu deren Markteinführung (Bizarr oder? Seit 55nm werden dort Prozesse angeboten, die zur Veröffentlichung bestenfalls für winzige Chips taugen) hat TSMC jedenfalls nicht erfunden.

Und von 450mm Wafern hört man jetzt schon so lange, das mag ich gar nicht mehr glauben. Es scheint einfach exorbitant teuer zu sein - im Gegensatz zu 350mm dauert es nach der Umstellung wohl sehr viel länger, bis es sich rentiert - und ich denke mal man hat auch Angst. Was glaubt ihr was passiert, wenn auf einmal 150% Mehr Chips mit einem einzigen Belichtungsvorgang produziert werden können? Die haben einfach Angst um ihre Waferstarts! Bei CPUs mag das ja noch gehen - bei GPUs wird es gerade mal reichen um den Bedarf zu decken - aber denkt mal an zwei Dinge: RAM und Flash! Heute ist die Produktion schon weit über dem Bedarf - mit 450mm Wafern würde der Markt auf einmal mit Speicher in Hülle und Fülle überschwemmt werden. Machbar für die Hersteller aber unbequem - jetzt kann man ein GB Flash für den Endkunden für einen Euro verkaufen. Wenn ich mir aber 8nm Chips (Flash ist ja immer merklich weiter!) auf einem 450mm Wafer vorstelle... dann bekommt man ein GB für vielleicht 10ct. Wenn man sich überlegt, dass dann auf einem Wafer wahrscheinlich mehr Speicherplatz vorhanden ist, als im Jahre 1980 auf der ganzen Welt an Daten (digtal und analog) existiert hat.

 

[Matzegr]

Durch die Vergrößerung der Wafer von derzeit 300 mm auf dann 450 mm erhöht sich die Zahl der funktionstüchtigen Chips um etwa 150 Prozent.]

Kurze Frage wie kommt man auf 150% mehr funktionstüchtige Chips?

Bei 300nm sind rund 88% der Chips vollständig bei 450nm rund 92%.
Auf ne 450nm Wafer passen 2,35 mal mehr vollständige Chips als auf ne 300nm Wafer, was ja auch kein Wunder ist bei 2,25 mal mehr Fläche.

 

[theorist]

Kurze Frage wie kommt man auf 150% mehr funktionstüchtige Chips?

Die Frage hast du dir schon selbst beantwortet.

Bei 300nm sind rund 88% der Chips vollständig bei 450nm rund 92%.

Eigentlich sind es immer 100% vollständige Chips, da Strukturen im Verschnittbereich nicht als Chip gezählt werden. Was du meinst, ist die Flächenausnutzung.
Ich hab mal für das Beispiel des GT200 von Nvidia nachrecherchiert. 94 Chips mit je 576 mm² befinden sich auf einem 300-mm-Wafer. D.h. auf einer Waferfläche von 70686 mm² sind Chips mit einer Gesamtfläche von 54144 mm² untergebracht. Somit sind rund 23% der Fläche Verschnitt bzw. 77% Nutzfläche.
Auf einem 450-mm-Wafer sollte man im Optimalfall 240 Dies dieser Größe unterbringen (bei gleichem Abstand zwischen den Dies und gleicher Randbreite). Der Verschnitt beträgt in diesem Fall nur noch 13% bzw. die Nutzfläche steigt auf 87%. Die relative Nutzfläche interessiert aber nur am Rande.
Entscheidend sind in der Massenfertigung folgende Fragen:

• Wieviele Dies bringe ich auf einem Wafer unter?
• Was kostet mich die Prozessierung eines Wafers?
• Was kosten mich die Anlagen?
• Wie lange dauert es bis ein Wafer prozessiert ist?

Wenn ich zwar 2,5-mal soviele Dies auf einem Wafer unterbringe, die Prozessierung aber 2,5-mal soviel kostet und 2,5-mal so lange dauert, wird der Umstieg wegen den Anschaffungskosten für die neuen Anlagen nicht stattfinden. Damit sich die Investition lohnt (Frage 3), müssen entweder bei vorhandener Nachfrage die Kapazitäten steigen (Frage 1 und Frage 4), um höhere Umsätze generieren zu können, oder die Fertigungskosten sinken (Frage 1 und Frage 2), um die Gewinne zu steigern.

 

[Cave Johnson]

Was glaubt ihr was passiert, wenn auf einmal 150% Mehr Chips mit einem einzigen Belichtungsvorgang produziert werden können?

Ich möchte den sehen, der einen 300-mm-Wafer mit einem Shot belichten kann. Und man stelle sich mal die Maske dazu vor.

Kurz gesagt: größerer Wafer = mehr Dies = längere Prozessdauer; und das nicht nur beim Belichten.

 

[theorist]

Ich möchte den sehen, der einen 300-mm-Wafer mit einem Shot belichten kann. Und man stelle sich mal die Maske dazu vor.

Jopp, die Stepper in den modernen Fertigungsanlagen sind typischerweise auf rund 700 mm² beschränkt. Das ist auch ein Grund, warum man keine CPUs oder GPUs mit mehr als 600 mm² Diefläche sieht. Das ist quasi das Limit, bei dem man noch in hoher Qualität belichten kann.

 

[ExcaliburCasi]

TSMC sagt, 2018, also kriegen wir die von TSMC 2020-2022.
Ich tippe mal darauf das Intel das vor denen hinkriegt, die scheinen da irgendetwas richtig zu machen bei ihrer Entwicklung im Fertigungsprozess ...
Intel 2018 könnte ich mir da schon eher vorstellen, wobei noch immer über 5 jahre scheinen mir recht lang ...

 

[Cave Johnson]

Gibt durchaus auch Chips weit jenseits der 800 mm² in 28BK-Technologie.

 

[theorist]

Gibt durchaus auch Chips weit jenseits der 800 mm² in 28BK-Technologie.

Da sind dann wohl andere Stepper als bei den High-Power-Prozessen im Einsatz. Die 700 mm² hatte ich mal in einem Datenblatt von einem Stepper gefunden.