Erste Llano-Benchmarks

[Complication]

Natürlich müssen sich in einer APU die CPU und die GPU die Bandbreite teilen

Und warum sollte der Transferaufwand geringer sein, nur weil CPU und GPU in den gleichen Speicherbereich schreiben können?

Du solltest dich mal eingehender mit der APU Architektur beschäftigen.
Bei deinem nicht vorhandenem Kenntnisstand macht eine technische Diskussion kaum einen Sinn.
http://sites.amd.com/de/Documents/48423B_fusion_whitepaper_WEB.pdf
http://de.wikipedia.org/wiki/AMD_Fusion#cite_note-amd1-3

Obwohl die skalaren x86er-Kerne und SIMD-Engines der APUs einen gemeinsamen Pfad zum Systemspeicher teilen, soll die erste Generation der AMD APUs den Speicher noch in verschiedene Speicherregionen teilen. Zum einen in einen Speicherbereich, der vom Betriebssystem verwaltet wird, welches auf den x86er-Kernen läuft, zum anderen in Speicherregionen, die von der Software verwaltet werden, welche auf den SIMD-Engines ausgeführt wird. Für den Datentransfer zwischen den beiden Speicherregionen hat AMD High-Speed-Block-Transfer-Engines eingerichtet. Im Gegensatz zu Datentransfers zwischen externen Framebuffern und dem Systemspeicher sollen diese Transfers nie den externen Systembus belegen

Das bedeutet dass ein grosser Teil der Daten nicht wie bisher transferiert wird und dementsprechend der Hinweis auf geteilte Speicherbandbreite nur von ahnungslosen kommt - es ist nicht relevant. Es ist nur bei Intel Systemen relevant die keine APU haben.

 

[y33H@]

Danke, der Punkt der "high speed block transfer engines" ist mir bisher entgangen. Liegt wohl auch daran, dass AMD dieses Material nicht kommuniziert, sondern man es sich selbst suchen muss. Und da kann man mal was übersehen - sorry. Gibt's da noch mehr zu, was die HSBTEs machen und wie?

EDIT
Ah, nur im lokalen RAM wird per HSBTEs rumgeschoben und dann per Bandbreite drauf zugegriffen. Damit teilen sich CPU und GPU doch die Bandbreite, nur wird eben der Bus massiv entlastet - gut zu wissen.

EDIT2
Jetzt ist mir auch klar, warum ich dieses PDF nicht kenne - das normale Whitepaper ist ein anderes.

http://sites.amd.com/us/Documents/AMD_fusion_Whitepaper.pdf

Es ist nur bei Intel Systemen relevant die keine APU haben.

Kommunikation via L3 und Ringbus ist also keine "APU", sondern CPU und GPU auf einem Die, hmmm?

 

[Complication]

Intel hat keine APU - oder ist Intels GPU programmierbar?

AMD kommuniziert das sehr offen - man muss nur mal dort lesen wollen - du hast doch nun den Link zum Whitepaper.
Hier findest du auch Videos:
http://developer.amd.com/Pages/default.aspx

Ergänzung (13. Juni 2011)

EDIT2
Jetzt ist mir auch klar, warum ich dieses PDF nicht kenne - das normale Whitepaper ist ein anderes.

http://sites.amd.com/us/Documents/AMD_fusion_Whitepaper.pdf

Das ist von 2008 - meines ist aus 2010.

 

[y33H@]

Das verlinkte "AMD_fusion_Whitepaper.pdf" ist ein anderes als das "48423B_fusion_whitepaper_WEB.pdf", aus welchem die HSBTEs stammen. Das einzige andere PDF mit Fusion im Titel bei developer.amd.com/documentation/articles ist das "APU 101" und da steht nichts von den HSBTEs drin (die Paper kenne ich nämlich). Also etwas undurchsichtig leider - welches der PDFs auf dieser Seite ist das "48423B_fusion_whitepaper_WEB.pdf"?

Intel hat keine APU - oder ist Intels GPU programmierbar?

Wo definiert AMD eine APU als CPU-Part mit programmierbarer GPU? Hast du da einen Link oder besser ein schönes PDF/Bild für mich?

 

[Complication]

In der APU 101 wird es ja auch schön bebildert - sollte doch verständlich sein - auf Seite 15 z.B. und auf Seite 19 hast du deine exakte Definition:

Just the Facts: What is an APU?
At the most basic level, APUs combine general-*
purpose x86 CPU cores with programmable vector
processing engines – thus bringing together sophis-*
ticated CPU scalar processing with the large-*scale,
parallel-*based vector processing that is traditionally
associated with GPUs. AMD designed its APUs to
combine CPU and GPU strengths, thus providing
to utilize whichever approach is best suited to the
task when they develop new applications.
In AMD APUs, a programmable x86 CPU and the
vector processing architecture of a GPU are joined
together on a single piece of silicon by a high-*
performance bus. Both have local access to high-*
speed memory. AMD APUs also include a variety of
other system elements such as memory control-*
lers, I/O controllers, specialized video decoders,
display outputs, and bus interfaces.

Und ebenso sollte dir dann das Bild auf Seite 20 bekannt sein - du sagst du kennst die Dokumente.

 

[PiPaPa]

Und ich dachte eine Aufgabe des Journalismus sei die Recherche

 

[y33H@]

Ah danke, das ist mir bisher entgangen. Da stand leider nicht, was der High Performance Bus genau macht ("In AMD APUs, a programmable x86 CPU and the vector processing architecture of a GPU are joined together on a single piece of silicon by a high-performance bus. Both have local access to high-*speed memory"). Man hätte aber drauf kommen können, zugegeben.

EDIT

Und ich dachte eine Aufgabe des Journalismus sei die Recherche.

Nun, man kann nicht alles wissen oder finden - dafür weiß bzw. finde ich anderes. Das ist halt so. Bin auch nur ein Mensch. Bist du perfekt? Wohl kaum, also bitte erspare mir solche Kommentare. Sie sind offtopic.

 

[PiPaPa]

Als Journalist indem Bereich solltest du vielleicht vor 0815 Usern die Sachen wissen. Tut mir ja leid das es nunmal dein Job ist und wofür du bezahlt wirst.

 

[y33H@]

Ich weiß genügend vorher, keine Sorge. Aber eben nicht alles, zumal das eine Zeitfrage ist - ich habe noch anderes zu tun, als PDFs zu wälzen (Stichwort Llano in der Praxis benchen statt seine Theorie studieren). Nicht, dass ich's nicht gerne mache, nur manchmal übersieht man Punkte, ist menschlich. Die kann mir gerne jemand aufzeigen, aber auch Seitenhiebe kann ich verzichten. Davon werde ich nicht schlauer. Es ist nur immer wieder traurig, wie versucht wird, aus einem Punkt jemanden einen Strick zu drehen - das ist nicht fair. Aber gut, was ist schon fair ... ich habe die HSBTEs ja nun aufgezeigt bekommen und weiß nun bestimmte Messwerte entsprechend zu interpretieren. Damit ist das Thema für mich erledigt. Danke an Complication, trotz hin und wieder rüdem Ton erachte ich dich ja nicht als Unmensch.

 

[Jack_Carver]

+200% wäre mehr als 3x schneller als eine HD 3000, das ist unrealistisch.

Realistisch laut Benchmarks.

Die HD 5670 hat deutlich mehr GPU-Takt und weitaus mehr Bandbreite; du kannst die beiden nicht vergleichen.

Stimmt. Habe noch mal geschaut. Die Leistung der Llano GPU entspricht der HD5570. (halbierte Bandbreite)

 

[Ralf555]

Realistisch laut Benchmarks.

Realistisch sind eher +100%.