MGFirewater schrieb:
und ich dachte an eine cpu die 18 Ampere Leistung abruft.
Ampere ist die Einheit fuer Stromstaerke. In der Tabelle liest man von 35W Turbo TDP, was vielleicht 30A Strom braucht. Bei der Base TDP von 15W wird's wohl ein bisschen weniger als 18A sein.
Ich bin bezueglich der Caches und der LPE-Cores etwas verwirrt. Bisher waren LPE E-Kerne ohne L3. In der gezeigten Folie steht nur etwas von 4MB memory-side cache, in der Tabelle etwas von 6MB L3. Wie passt das alles zusammen?
Spekulation: Die zwei P-Cores haben je ein 3MB L3-Stueck (wie ueblich), wobei bei der 1P+4LPE-Variante das Stueck des zweiten P-Cores anders als sonst nicht deaktiviert wird. Die LPE-Cores haben darauf keinen Zugriff, aber sie teilen sich die 4MB Memory-side cache mit den Xe-Cores, und dem P-Core-Cluster.
Was mir auch in dieser Konfiguration bezueglich der LPE-Cores unklar ist: Die LPE-Cores sind ja angeblich dazu da, damit der L3-Cache und die Cores, die da dranhaengen, im Low-Power-State bleiben koennen. Wie wissen die LPE-Cores, dass da keine aktuelleren Daten drinnenstecken als im Speicher bzw. Memory-side cache?
Spekulation: Wenn der L3 nicht in diesem low-power-state ist, dann bedient er Cache-Snooping-Abfragen der LPE-Cores. Bevor er in den Low-Power-State uebergeht, werden alle modifizierten Cache-Lines hinausgeschrieben, sodass der Speicher (und memory-side cache) up-to-date sind. Dann erfolgt der Uebergang in den low-power-state und die LPE-Cores wissen davon und machen keine Snoop-Abfragen an den L3-Cache mehr (ist ja auch nicht noetig). Wenn eine voellige Stromabschaltung des L3-caches erwuenscht ist, kann man das dann auch machen.
Aufgrund der Art, wie bei Intel die Daten auf die L3-Stuecke verteilt werden (im Prinzip wird die Adresse gehasht), kann man die LPE-Cores nicht mit nur ihrem eigenen L3-Cache-Stueck weitermachen lassen, deswegen haben sie kein L3-Cache-Stueck.