Ja, das mit den Strukturgrößen ist eigentlich völlig egal. Wo man den bei GF steht, lässt sich auch sehr schwer vergleichen. Denn erstens hat keine der Foundries/Chiphersteller wahre Größen bei den Angaben und dann unterscheiden sich die Prozesse von sich aus auch noch. Beispiel ist da der Vergleich von 14nm Low Power Plus gegen 12nm Leading Performance, an sich ändern sich die Größen der Transistoren ja nicht, jedoch ist bei 12nm die Packdichte erhöht worden, wodurch weniger Diefläche bei gleicher Transistorzahl benötigt wird. Dazu ist der Anwendungszweck selbst unterschiedlich, LPP ist eher für Mobilanwendungen gedacht gewesen und bietet gute Effizienz bei moderaten Taktraten, LP ist dagegen für Leistung, sollte dann bessere Taktungen ermöglichen.
Für die Anwendung ist es nur wichtig, was am Ende raus kommt. Ob kleinerer oder größerer Die, Transistorzahl oder Prozess/Strukturgröße dürften den Anwender sicherlich nicht wirklich kümmern, wenn die passende Leistung mit passender Leistungsaufnahme und passenden Preis raus kommt.
BTT:
Ob bei der Veranstaltung auch eine Bestätigung oder ein Dementi für das Gerücht um eine große Embedded-APU mit bis zu 8-Kernen und größeren Grafikteil kommt? Eventuell auch als MCM? Da könnte man dann ja den Zeppelin-Die oder dessen Nachfolger in 12nm LP zusammen mit einem Vega-Chip (wird ja unter anderen für Intel produziert) plus HBM vereinen.
Ganz unsinnig finde ich das nicht, und könnte auch gut außerhalb des Embedded-Marktes Abnehmer finden, Konkurrenz zu den Kaby-Lake-G beispielsweise.
: 
.
