überschüssige RAM-Leistung (FSB am Limit) - nutzbar?

[M-O-R-P-H]

Servus,

Es wird immer wieder gern gefragt, wie schnell denn eigentlich der Arbeitsspeicher in nem flotten
System sein sollte. Meist heißt es, das was der FSB packt, reicht völlig ...
Aber wie is das eigentlich wenn neben der CPU andere Komponenten per DMA (Festplatte, PCI(-E) Geräte)
selbst auf den Ram zugreifen, sprich ohne/kaum CPU Last? Kann der Ram dann nicht seine überschüssigen Kapazitäten
nutzen, während der FSB am Limit arbeitet?
Z.B. bei vielen Anwendungen und vielen Datentransfers durch S-ATA / P-ATA / USB / LAN Schnittstellen ...
Is wohl nur Theorie, aber vllt finden sich fundierte Tests ..

 

[rumpel01]

Der FSB ist die wichtigste Schnittstelle für die Funktionsweise eines Intel-Systems. An diesem FSB hängt die CPU in der Verbindung mit dem Ram. Alle anderen Komponenten des Rechners, die über die Southbridge angebunden sind, teilen sich eine wesentlich geringere Bandbreite, von der mehr auch gar nicht gebraucht wird. Hier ein Schaubild des P35-Chipsatzes:

Die Northbridge kommuniziert über einen Datenpfad von einer Breite von max. 2GB/s mit den Komponenten der Southbridge. Auf diese Weise ist es quasi unmöglich, dass der Ram auf diese Weise Leistungsreserven für andere Komponenten mobilisieren könnte. Die Breite des FSBs bildet dabei das absolute Maximum dessen, was an die Komponenten verteilt werden kann, da der Speicher nicht direkt mit ihnen einzeln verbnuden ist, sondern nur indirekt über den FSB mit ihnen kommuniziert.

 

[M-O-R-P-H]

Die Northbridge ist doch so ne Art Verteilerkasten, wie auf dem Bild, und kann auch Daten
von Southbridge zu Ram oder von Graka(s) zum Ram schicken, unabhängig vom FSB.
Der Front Side Bus ist ja NUR von der Northbridge zur CPU und zurück.
Der Speicherbus ist ein getrennter Kanal, der auch mit der NB kommuniziert.
Ich dachte in der NB könnten parallel Datenübertragungen laufen,
also vom RAM kommen alle angeforderten Daten zur NB, und von der NB geht das jeweils
gebrauchte zur CPU und gleichzeitig zur Graka.

Ich hab dich vielleicht falsch verstanden, meinst du wenn jetzt z.B. die Graka Texturdaten ausm Hauptspeicher ausliest, läuft das so ab?:
RAM > NB > über FSB zur CPU > zur NB zurück > zur Graka
... das kann doch nicht sein oder? Lasse mich gern aufklären
edit: wie oben erwähnt beziehe ich mich auf Direct Memory Access, also Speicherzugriff ohne Umweg über die CPU, ich dachte das wird oft von den Komponenten genutzt.

 

[rumpel01]

RAM > NB > über FSB zur CPU > zur NB zurück > zur Graka

Doch, exakt so ist es. Aus diesem Grund ist die Speicheranbindung bei AMD, die auf einen integrierten Speichercontroller setzt, auch der FSB-Lösung Intels überlegen. Denn: der Ramtakt kann noch so hoch liegen, solange der FSB "unten" bleibt, verpufft das zusätzliche Potential fast vollständig. Bei AMD gibt es keinen Umweg der Speicheranbindung über die Northbridge, sondern der Ram kommuniziert direkt mit der CPU, während der Rest des Systems über einen Hypertransport-Pfad an der Northbridge und Southbridge angeschlossen ist.

 

[M-O-R-P-H]

Und was ist dann mit dem DMA, der genau diesen Umweg verhindern sollte? click me 4 wiki
DMA ist nicht so einfach wie ich mir das vorgestellt hatte.
Da hängts ein bisl:

Der DMA-Controller muss die Daten zwangsläufig über die selben Daten-, Adress- und Steuerleitungen des jeweiligen Bussystems übertragen (lassen) wie sonst die CPU. Es muss also dafür gesorgt werden, dass CPU und DMA-Controller nicht kollidieren. Dazu wird im Voraus eine „Arbitrierung“ durchgeführt, ein Verfahren, bei dem der DMA-Controller die Kontrolle über die Busse bei der CPU anfordert, letztere dies bei nächster Gelegenheit gewährt und dann die Busse freigibt. Nach Abschluss des DMA-Transfers wird die Busanforderung wieder zurückgenommen, und die CPU kann wieder übernehmen.

Wenn ich das richtig verstanden habe kann entweder nur der DMA Controller oder die CPU
auf den Speicherbus (welche Busse sind genau gemeint?) zugreifen, dann eben abwechselnd.
Also is nix mit gleichzeitiger Übertragung von Daten zwischen Speicher und graka/peripherie und zwischen speicher und CPU.
Dann wäre für den Zeitraum der Übertragung von RAM zu CPU natürlich wie du sagtest der FSB der Flaschenhals für den kompletten RAM-Verkehr,
da der DMA Controller in der Zeit nichts zu den anderen Geräten senden kann... wenn das so stimmt hab ichs halbwegs gerafft ^^