Bei Speicherchips wird die Grösse grundsätzlich in MegaBit (kurz MBit) angegeben (um diesen Wert auf die bekanntere Grösse MegaByte umzurechnen, muss man den MBit-Wert nur durch 8 teilen). Ein 64MBit-IC hat also 64*1024*1024 = 67.108.864 Zellen. Trotz gleicher Grösse können die ICs intern aber unterschiedliche Strukturen aufweisen, z.B. spricht man hier von der Aufteilung in Speicherbänke, welche über eine eigene "Bank Select"-Leitung direkt angewählt werden können. Auch in den einzelnen Bänken kann die Unterteilung unterschiedlich sein. So gibt es 64MBit-Chips mit:
4 Bänken mit je 16 1-MBit-Speicherfeldern (16 Datenleitungen, 4M x 16-Organisation)
4 Bänken mit je 8 2-MBit-Speicherfeldern (8 Datenleitungen, 8M x 8-Organisation)
4 Bänken mit je 4 4-MBit-Speicherfeldern (4 Datenleitungen, 16M x 4-Organisation)
Diese verschiedenen Organisationen werden benötigt, um unterschiedlich grosse Module aus denselben Chips aufbauen zu können. Aus 64MBit-ICs kann man z.B. bauen:
4 Chips in 4M x 16 ergeben ein 32-MByte-Modul
8 Chips in 8M x 8 ergeben ein 64-MByte-Modul
16 Chips in 16M x 4 ergeben ein 128-MByte-Modul (meist nur auf Registered DIMMs anzutreffen)
32 Chips in 16M x 4, wovon jeweils zwei parallel geschaltet werden, ergeben ein 256-MByte-Modul. Wird aber heute nicht mehr verwendet, da es ja schon grössere Speicher-ICs bis 512MBit gibt.
Das führt auch dazu, dass ein Modul mit gleicher Kapazität aus unterschiedlich grossen Chips aufgebaut werden kann. Ein 64MByte- Modul lässt sich folgendermassen aufbauen:
2 Chips zu je 256 MBit, jeder 8M x 32-Chip hat dabei 32 Datenleitungen
4 Chips zu je 128 MBit, jeder 8M x 16-Chip hat dabei 16 Datenleitungen
8 Chips zu je 64 MBit, jeder 8M x 8-Chip hat dabei 8 Datenleitungen
32 Chips zu je 16 MBit, jeder 8M x 4-Chip hat dabei 4 Datenleitungen, je zwei Chips sind an den Datenleitungen parallel geschaltet
Die interne Organisation der einzelnen Chips bestimmt letztendlich den Aufbau den Speichermoduls. Da die Speicherfelder in Zeilen (Rows) und Spalten aufgebaut sind, ist auch das Verhältnis von Zeilen zu Spalten unterschiedlich. Für den bereits bekannten Fall des 64-MBit-SDRAMs sieht das so aus:
4M x 16-Organisation: 4 Bänke mit je 16 Feldern mit je 4096 Zeilen und 256 Spalten - 12 Zeilenbits (2^12=4096) und 8 Spaltenbits (2^8=256)
8M x 8-Organisation: 4 Bänke mit je 8 Feldern mit je 4096 Zeilen und 512 Spalten - 12 Zeilenbits (2^12=4096) und 9 Spaltenbits (2^9=512)
16M x 4-Organisation: 4 Bänke mit je 4 Feldern mit je 4096 Zeilen und 1024 Spalten - 12 Zeilenbits (2^12=4096) und 10 Spaltenbits (2^10=1024)
Bei diesem Vergleich fällt auf, dass die Zeilenanzahl immer gleich bleibt. Das ist durchaus Absicht, denn beim Refresh müssen alle Zeilen der Reihe nach aufgefrischt werden, und das in einer fest vorgegebenen Zeit (meist 64ms). Ein sogenannter "4K-Refresh" sagt damit aus, dass 4096 Zeilen innerhalb der 64ms aufgefrischt sein müssen, die Takt-Periode beträgt dabei 15.6µs. Beim 8K-Refresh werden demnach innerhalb von 64ms 8192 Zeilen aufgefrischt, die Takt-Periode ist dann nur halb so lang wie beim 4K-Refresh, also 7.8µs.
