AOpen i855GMEm-LFS und Pentium M 755 im Test: Pentium M im Desktop-PC

 5/32
Thomas Hübner
31 Kommentare

Sockel 479 und Quad Pumped Bus

Ein Thema für sich ist sicherlich der beim Pentium M zum Einsatz kommende Sockel 479 und der vom Pentium 4 adaptierte Quad-Pumped-Frontside-Bus, bei dem pro Takt vier Datenpakete übertragen werden können. Beim Pentium 4 wird dieser mit einer Spannung von 1,20 Volt betrieben; beim Pentium M wurde diese Spannung auf 1,05 Volt herab gesenkt. Wie den Datenblättern zu entnehmen ist, darf die Bus-Spannung im Grenzfall bis zu 1,105 Volt betragen. Des Weiteren wurden beim Mobile-Prozessor vier Datenleitungen für die Speicheradressierung eingespart. Während alle Mitglieder der P6- und NetBurst-Familie im Physical-Address-Extention-(PAE-)Modus dank 36 Adressleitungen insgesamt 64 GB-Speicher adressieren können, sind beim Pentium M nicht mehr als 4 GB möglich. Auch der Dual-Prozessor-Support des Busses, von dem Beispielsweise Intels Xeon-Prozessoren Gebrauch machen, ist beim Pentium M-Bus nicht anzutreffen. Neu dagegen sind einige Feature, die einen Beitrag zum Stromsparen leisten sollen.

Der Frontside-Bus wird aktuell mit einem Takt von 100 MHz betrieben. Dies entspricht einem effektiven Takt von 400 MHz, der bei einer Datenbusbreite von 64 Bit theoretisch 3,2 GB/s übertragen kann. Anfang 2005 ist mit der Sonoma-Plattform, basierend auf dem Alivso-Chipsatz, der wiederum auf der aktuellen i915-Chipsatzfamilie beruht, die Beschleunigung auf 533 MHz geplant. Bei den Desktop-Prozessoren sind derzeit 800 MHz und 1066 MHz vertreten.

Auch wenn der Sockel 479 aufgrund des Namens nahe Verwandtschaft zum entsprechenden Sockel 478 des Pentium 4 zu haben scheint, ist das Pin-Layout des Pentium M doch ein völlig anderes. Pin-Übereinstimmungen gibt es kaum, wie jeder auf Seite 45 und 47 der entsprechenden Datasheets leicht nachprüfen kann. Der mechanische Einsatz des Pentium M im Sockel 478 durch Abbrechen eines Pins ist also nur einmal möglich - und der Prozessor (wenn nicht auch das Mainboard) ist anschließend schrottreif.

Eine Frage des Caches?

Da wir im Rahmen der Vorstellung der allerneuesten Pentium 4 Extreme Edition bereits die Bedeutung des Caches bei modernen Rechnerarchitekturen angesprochen haben, soll an dieser Stelle etwas tiefer in die Problematik eingetaucht werden. Die Frage, die sich stellt, ist: Was zeichnet Intels aktuelle Prozessoren beim L1- und L2-Cache aus?

Eigenschaften des L1-Caches
Pentium III Pentium 4
Northwood
Pentium 4
Prescott
Pentium M
Banias
Pentium M
Dothan
Logo Pentium III Pentium 4 Pentium 4 Pentium M Pentium M
Größe
Instruktionen 16 kB 12K µOps 12K µOps 32 kB 32 kB
Daten 16 kB 8 kB 16 kB 32 kB 32 kB
Assoziativität
Instruktionen 4-fach 8-fach 8-fach 8-fach 8-fach
Daten 4-fach 4-fach 8-fach 8-fach 8-fach
Cache Line Size
Instruktionen 32 Bytes NA NA 64 Bytes 64 Bytes
Daten 32 Bytes 64 Bytes 64 Bytes 64 Bytes 64 Bytes
Schreibpolitik Write Back Write Through Write Through Write Back Write Back
Latenz (Takte) 3 2 (Int)
9 (Float)
4 (Int)
12 (Float)
3 3

Auch wenn der Pentium M viel vom Pentium III geerbt haben mag, so ist doch offensichtlich, dass Intel beim Pentium M die Gelegenheit nutzte, um den L1-Cache deutlich auszubauen, ohne dabei die Latenzzeiten (wie beim Pentium 4 Prescott) in die Höhe schnellen zu lassen. Der Cache beim Pentium M ist in acht 4 kB große Blöcke eingeteilt (8-fach assoziativ) eingeteilt.

Eigenschaften des L2-Caches
Pentium III Pentium 4
Northwood
Pentium 4
Prescott
Pentium M
Banias
Pentium M
Dothan
Größe bis 512 kB 512 kB 1024 kB 1024 kB 2048 kB
Assoziativität 8-fach 8-fach 8-fach 8-fach 8-fach
Cache Line Size 32 Bytes 64 Bytes 64 Bytes 64 Bytes 64 Bytes
Schreibpolitik Write Back Write Back Write Back Write Back Write Back
Latenz (Takte) 8 7 18 9 9
Anbindung 256 bit 256 bit 256 bit 256 bit 256 bit

Beim L2-Cache, welcher inzwischen den größten Teil der Chipfläche ausmacht, ergeben sich große Ähnlichkeiten zum Pentium 4, wenngleich die Latenzzeiten auch beim Dothan auf dem Niveau gehalten werden konnten. Die Größe des Caches trägt maßgeblich zum Stromverbrauch des Prozessors bei und so musste sich Intel beim Pentium M etwas besonderes einfallen lassen. Der Cache beim Banias ist in acht 128-kB- und beim Dothan in 256-kB-Blöcke eingeteilt. Jeder Block ist in vier Quadranten eingeteilt, so dass, wenn Daten aus dem Cache gelesen werden, nur 32 kB bzw. 64 kB aktiviert und mit Strom versorgt werden müssen.

Nvidia GTC 2024 (18.–21. März 2024): ComputerBase ist vor Ort!