News AMD Notebook-APU mit bis zu 22 Kernen: Neue Details zu Zen 6 „Medusa Point“ durchgestochen

[PieczonyKurczak]

Ist doch im Smartphone-Markt seit ueber 10 jahren genau so der Fall und kein Problem.

WIr reden hier in der Regel von Windows mein lieber. Das klappt bei Windows ganz und gar nicht geil...

 

[RKCPU]

Im Mobilbereich ist geringer Strombedarf für Routinearbeiten sehr wichtig.
Wahlweise intern Zen (3 + 3 Zen aktiviert? )
oder extern via 12er Chiplet bei Bedarf macht Sinn.
Auch weitere RDNA 3.5+ - über den Verbindungschiplet unten, könnte Sinn machen.
Alles Modularer dann aufgebaut.

 

[D0m1n4t0r]

Schon der Vorgänger findet sich bisher kaum in Notebooks.
Wird wohl also wieder so ne Art Papiertiger werden.

 

[ETI1120]

Das wäre aber ein sehr seltsames Design.

So wie es da steht ergibt es IMO keinen Sinn. Es ist einfach unausgewogen.

Ich finde ja schon in der aktuellen Ryzen AI 300 Linie die Spanne zwischen Ryzen 7 und Ryzen 9 zu groß. Zuvor war der Ryzen 9 immer nur ein Goodie mit etwas mehr Takt, aktuell heißt es nun schon Krackan Point vs Strix Point mit 8 Kernen vs 10 Kernen und 8CUs vs 12CUs.

Die Ryzen 9 waren bei den Notebooks ein schlechter Witz. AMD hatte nur einen Die und hat halt ein paar Prestigeteile rausgehauen. Bei Zen 4 hat AMD einen kleinen Die dazugepackt. Bei Zen 5 hat AMD die Dies vergrößert. Und da AMD die Namen sowieso geändert hat haben sie halt Strix Point komplett als Ryzen 9 eingestuft.

Ich finde das Line up passt sehr gut wenn man sich den Benchmark von Phoronix ansieht.

Die Spreizung hier bei Medusa Point wäre ja geradezu absurd.

Das ist generell das Problem, das ich mit diesem 12 Core Dies im Client habe.

Die Ryzen 5 und Ryzen 7 parts sehen wieder ziemlich langweilig aus, da sich hier an CPU und gerade der iGPU wenig bis gar nichts tut und der Ryzen 9 soll dann grob geschätzt die CPU Performance verdreifachen?

Die Performance ist bei Mobilgeräten immer nur ein Aspekt. Der andere ist die Power:
aus demselben Test:

Oder wollen sie 6 verschiedene Ryzen 9 SKUs mit 2, 4, 6, 8, 10, 12 aktivierten Kernen auf dem 2ten Chiplet bringen? Ich denke solche teildefekten/ teildeaktivierten Chiplets möchte AMD doch viel lieber in ihren "low core count, big cache" Server-SKUs verwenden, da ist deutlich mehr mit verdient.

Bei diesen Servern werden so hohe Preise erzielt, dass es egal ist, wenn AMD vollfunktionsfähige Kerne deaktiviert.

Das sieht bei den Preisen bei den Clients anders aus. Da die Prozesse bei TSMC gut sind, hat AMD nur noch bei Zen 2 einen 4 Kerner beim Launch einer neuen Generation angeboten. Aktuell fängt AMD standardmässig bei den CCDs mit 100 % und 75 % aktivierten Kernen an.

Auf der Basis von 12 Kernen:

12	100 %
10	88,9
8	66,7%
6	50 %
4	33,3
2	12,9 %

IMO tut schon der 8 Kerner sehr weh, alles darunter ist Irrsinn. Wenn wir die LPE Kerne Weglassen:
Wären 20 und 18 Kerne auf jeden Fall sinnvoll und 16 kerne schon ziemlich schwierig, und selbst dann wären es satte 100 % zwischen Ryzen 7 und Ryzen 9.

Ergänzung (Gestern um 00:53)

Im Mobilbereich ist geringer Strombedarf für Routinearbeiten sehr wichtig.
Wahlweise intern Zen oder extern via 12er Chiplet bei Bedarf macht Sinn.
Auch weitere RDNA 3.5+ - über den Verbindungschiplet unten, könnte Sinn machen.

Das würde eine Multichiplet GPU bedeuten.

Alles Modularer ...

Ich finde es ziemlich unmodular.

Es hat nur den Vorteil die Anzahl der Dies zu reduzieren, was auch bei Strix Halo der Grund für den sehr großen CCD gewesen sein könnte.

 

[bensen]

Ist doch im Smartphone-Markt seit ueber 10 jahren genau so der Fall und kein Problem.

Ist es das? Ich kenne keinen einzigen Test, wo das mal im Detail beleuchtet wurde. Da wird Geekbench ST/MT ausgeführt und das wars.
Das funktioniert auch unter Windows.

Ergänzung (Gestern um 02:05)

Allerdings handelt es sich hier ja um das Gegenstück zu den LPE-Cores und nicht zu den E-Cores.

Es geht hier um beide und sogar noch mehr.
Es gibt hier vier verschiedene Typen mit unterschiedlichen Takt und Cache.

 

[Haldi]

und zwei Low-Power-Kerne

Ich finde die Idee von Low Power Kernen direkt im iO DIE sehr interessant.
Sowohl für Laptops als NAS/Homeserver könnte das den Idle Stromverbrauch ziemlich reduzieren.
Wobei so ein Ryzen 9 HX 370 im idle nur 2.5W benötigt.
Obwohl auch Intel i5-8500T damals schon werte um die 2.-5-4W erreicht haben...

seit ueber 10 jahren genau so der Fall und kein Problem.

EAS wurde zwar schon im 4.9 Kernel um 2017 rum implementiert. Aber bis es weit verbreitet war dauert noch 1-2 Jährchen. Aber selbst heute gibt es noch Hersteller die kein korrektes PowerProfile hinterlegen und somit das Ganze "Energy Aware" scheduling gar nicht effizient abläuft sondern nur auf performance achtet.
Also von "kein Problem" kann man nicht reden.

Ergänzung (Gestern um 02:06)

Ist es das? Ich kenne keinen einzigen Test, wo das mal im Detail beleuchtet wurde.

You kidding?
https://www.anandtech.com/show/12620/improving-the-exynos-9810-galaxy-s9-part-2/2

Heutzutage ist aber eher das Problem das die Performance Kerne mit tiefem Takt Effizienter arbeiten als die "efficency" cores...
Einer der Gründe warum Mediathek den Dimensity 9400 und Qualcomm den 8 Elite SoC nur mit Big Cores ausstatten.
Die kleinen waren halt genau gleich wie bei Intel einfach nur "Billig" cores die weniger platz benötigen. Damits auf dem Papier besser aussieht.

 

[bensen]

You kidding?
https://www.anandtech.com/show/12620/improving-the-exynos-9810-galaxy-s9-part-2/2?utm_source=chatgpt.com

Welche Relevanz soll ein 7 Jahre alter Test haben, der zudem zeigt dass das Scheduling problematisch ist?
Ich kenne Andreis Reviews und habe die immer gerne gelesen, aber leider ist damit seit vielen Jahren Schluss.

Ergänzung (Gestern um 02:18)

Wobei, dann schaltet man die internen Zen 6 und Zen 6c ab, die LP verbleiben.

Wäre reichlich viel Aufwand für nur 4 Kerne mehr.

Ergänzung (Gestern um 02:21)

Dann ist es sinnvoller ein IOD wie bisher zu nehmen.

Naja, es ist immer die Frage was man schon da hat. Wenn die Stückzahl gering ist, kann man lieber einen schon vorhandene APU nehmen als einen extra neuen IO-Die zu nehmen. Der IO-Die aus dem Desktop wird vielleicht zu fett, ineffizient oder was auch immer.
Ich halte das ganze auch für etwas fishy. Man muss einfach abwarten bis es mehr Informationen gibt.

Ergänzung (Gestern um 02:24)

Strix Halo ist grad gestartet, es gibt zwei Notebooks mit horrenden Preisschild damit zu kaufen und jetzt kommt schon Medusa um die Ecke.

Der kommt nicht um die Ecke, sondern erste Details wurden geleaked. Bis der kaufbar ist vergeht noch sehr viel Zeit.

Ergänzung (Gestern um 02:25)

-> Bei AMD gibts es nur einen neuen Sockel, wenn es einen neuen DDR Standard gibt.

Nur weil es in der Vergangenheit so war, muss es nicht in Zukunft so bleiben. Es gibt noch weitere Anforderungen an einen Sockel. Und es ist auch kein Problem mehrere DDR Generation auf einen Sockel zu nutzen.

Ergänzung (Gestern um 02:29)

Ich glaube diese Gerüchte kein Stück. RDNA3.5+ klingt nicht wesentlich schneller als das aktuelle RDNA3.5, wieso sollte man dann die CUs halbieren?

Ergibt nur Sinn wenn eine weitere APU kommt mit größerer GPU.
Hier wird kleine APU und Fire Range ersetzt. Als Strix Nachfolger braucht es dann ne weitere APU.
Das Konzept, aus dem IO-Die ne APU zu machen ist generell gar nicht mal so blöd. Aber mir sind das dann doch etwas zu viele CPU Kerne auf dem Die.

Und was mir diesem Konzept auch nicht mehr funktioniert ist, für den IO Die eine ältere Fertigung zu nutzen.

 

[Haldi]

Ich kenne Andreis Reviews

... Also wir Habens drüber das es seit "10 Jahren läuft" und du sagst es gibt KEINE tests dazu und dann reklamierst du das die tests 7 Jahre alt sind?
Das Wörtchen "Aktuell" hast du wohl zu der späten Uhrzeit nicht mehr gefunden?

Aber ja.
CPUs sind so masslos überpowert das heutzutage kaum mehr custom kernel nötig sind und auch kaum einer mehr das korrekt analysiert.
Selbst geekerwan macht nur Geekbench Volllast benchmarks. Dafür auf allen Frequenzen und mit Strom Messung.
Die wenigen custom Rom Devs oder Kernel Devs haben aber seit jeher mehr auf Software Optimierungen geachtet und Hardware so gut wie nie korrekt gebencht.

 

[bensen]

aktuell heißt es nun schon Krackan Point vs Strix Point mit 8 Kernen vs 10 Kernen und 8CUs vs 12CUs.

Mh? Es sind 8 vs 12 und 8 vs 16.

Ergänzung (Gestern um 02:41)

... Also wir Habens drüber das es seit "10 Jahren läuft" und du sagst es gibt KEINE tests dazu und dann reklamierst du das die tests 7 Jahre alt sind?

Der Test zeigt nicht, dass es problemlos läuft, vielleicht noch mal lesen.
Und die Änderungen sind heute auch komplexer als damals.
Früher gab es sehr schnelle und lahme Kerne. Da war die Situation meist einfach.
Heute hast du meist sogar drei verschiedene Level wo du weit mehr unterscheiden musst. Selbst bei Vollast gibt es mehrere mögliche Optionen, abhängig von der Art wie viele Threads man auslasten kann.

Ich bleibe dabei. Es gibt keine Tests die das so genau beleuchten wie im Desktop.
Selbst dein verlinkter Test tut es nicht.

Das Wörtchen "Aktuell" hast du wohl zu der späten Uhrzeit nicht mehr gefunden?

Für mich ist es früh morgens und ich bin perfekt ausgeruht, danke der Nachfrage. Vielleicht können wir dann zur Sachlichkeit zurückkehren.

 

[RKCPU]

Dann ist es sinnvoller ein IOD wie bisher zu nehmen.

Ergänzung (Freitag um 19:27)

Ob Intel, ob AMD, der Einsatz von Chiplets und Verbindungssilicium steigt gerade massiv an.

Trotzdem, in Stückzahlen wird eine einfache APU locker 75% bis 90% in der nahe Zukunft betragen.
Dazu Mobil-GPUs im Wunsch der OEMs.
Auch hier könnte ein Chiplets mit eigenen LPGDDR7x RAM ergänzen.
Der Basis IOD hätte dann deaktivierte GPU Units und dazu vielleicht noch 4x Zen 6 aktiviert = 16 Core Zen 6 plus 2* LP.

Ansonsten als APU 4x Zen 6 plus 4x Zen 6c und 3x Zen 6 und 3x Zen 6c.

 

[Botcruscher]

Hä? Wie wird einer monolithischen APU ein CCD zur Seite gestellt?! Dafür muss das ganze Gedöns für die Verbindung im IOD in die APU. Was wollen wir wegen Preis und Verbrauch beim AMD Ansatz auf keinen Fall bei einer APU: Chiplets und die Stromfresser dazwischen.

 

[Loopman]

die Varianten davor sind auch brutalst schlecht verfügbar.

Nö.
Hab schon länger Testgeräte hier liegen und nächste Woche kommt eine richtige Lieferung mit knapp 40 Geräten.

Ergänzung (Gestern um 07:52)

Bei AMD gibts es nur einen neuen Sockel, wenn es einen neuen DDR Standard gibt.

Nur weil das zuletzt der Fall war, muss das nicht auch für die Zukunft gelten.

 

[RKCPU]

Hä? Wie wird einer monolithischen APU ein CCD zur Seite gestellt?! Dafür muss das ganze Gedöns für die Verbindung im IOD in die APU. Was wollen wir wegen Preis und Verbrauch beim AMD Ansatz auf keinen Fall bei einer APU: Chiplets.

Intel baut jetzt eigene Rest-APU ohne CPU plus CPU Tilde von TSMC zusammen.
Auch in Zukunf mit A18 und A14 Fertigung wird man Distanz zu monolytischen Designs halten.

Ab TSMC N3E kann AMD die Zen 6c Core noch weiter kompakt halten, sodass 4x Zen 6 mit 16 MB L3 plus 12x Zen 6 mit 48 MB zwar asymmetrisch wird, aber plus 35% Performance bedeutet.
Im Mainstream hingegen reicht der interne Hexacore incl. 4x Zen 4c und 2x LP Core.

 

[bensen]

@Botcruscher
Das Gedöns nimmt sicherlich etwas Platz auf dem Die ein, aber nicht so sehr viel. Wird es nicht benötigt, wird es deaktiviert und verbraucht rein gar nichts.
Mal davon ab wird AMD nicht die bisher im Desktop genutzte Technik nutzen wo die Daten über das Substrat geroutet werden. Es wir entweder InFO(-LSI) und/oder SoIC.

 

[Botcruscher]

Es ist trotzdem eine verückte Kombination. Der DIE für den Mainstream hat dann ein nutzloses Interface. Umgekehrt dürfte Nutzern des Highend der Verbrauch Recht egal sein. Irgendwie sinnvoll ist es nur wenn AMD die ganze Anbindung des IF massiv überarbeitet.

 

[mae]

Falls es diese LP Kerne tatsächlich gibt bin ich echt gespannt. Denn das was Arm und Intel an E-Kernen gezeigt haben waren ineffiziente Kerne mit kleiner Fläche, also dense Kerne.

Ich habe mich bei den LPE-Kernen auch gewundert. Was soll das sein und wie sollen die effizienter sein? Bei Intel (Meteor Lake WIMRE) sitzen die ja nicht auf dem CPU-Tile mit P- und E-Kernen, da kann also das CPU-Teil komplett in einen Stromsparmodus geschaltet werden. Sie sind aber auch nicht Teil des Ringbusses, ueber den die anderen cores auf den L3 zugreifen. Hmm, ich frage mich gerade, wie Cache-Kohaerenz zwischen den LPE-Kernen und den P- und E-Kernen geht; der CPU-Tile wird im Stromsparmodus wohl keine Cache-Snoops verarbeiten koennen.

Das Geruecht zu Medusa Point besagt, dass LPE-cores, P-cores und dense cores auf dem gleichen chiplet sind, also Stromsparen durch herunterfahren des gesamten Chiplets geht da wohl nicht. Was ich mir vorstellen kann, ist, dass die LPE-Cores einen eigenen CCX bilden, der P/dense-CCX auf dem APU-Chiplet abgeschaltet wird (eventuell sogar mit eigenen Spannungswandlern, die dann auch abgeschaltet werden), und der zugehoerige Teil des IF ebenfalls abgeschaltet wird. Koennte gut Strom sparen. Cache-Kohaerenz ist dann sicher ebenfalls ein interessantes Thema.

Mir sind uebrigens keine Tests bekannt, die zeigen, dass bei Intel die LPE-Kerne ineffizient sind. Meteor Lake wurde WIMRE wegen langer Akkulaufzeit gelobt. Andererseits hat Intel bei Lunar Lake WIMRE keine LPE-Kerne eingebaut und weiterhin gute Akkulaufzeiten.

 

[JanJ]

Ich wäre ja schon glücklich, wenn es bezahlbare - nicht tdp kastrierte - 16 oder 17“ Notebooks mit den 2024 APUs gäbe. Ohne dGPU.

Ai max 385 oder 390

Oder wenigstens
Ai 9 hx 370

Das msi ai… scheint ganz okay zu sein und immer wieder für knapp über 1.000€, aber nutzt nur den hx 365.. das Asus mit hx 370 ist so tdp gestutzt, dass es weniger Leistung bringt als das msi.. das Framework gibt es nur in 13,5“ und kostet 2.000€ (bei einer Ausstattung aus dem Jahr 1981..).

Und die beiden verfügbaren ai max Geräte sind 13“ und 14“ und bei gut über 2.000€

 

[Alesis]

Zen 6 soll für AM5 erscheinen. Das hat man schon damals bei der Einführung von Zen 4 und AM5 gesagt.

AMD hat niemals auch nur mit einem Wort dargelegt, dass es Fakt ist, Zen 6 für AM5 kommen wird.
Das letzte offizielle von AMD zu diesem Thema war, dass Zen 6 2026 kommen wird und man den AM5 Support von 2025+ auf 2027 verlängert hat.
Möglicherweise gibt es nur 1-2 Zen 6 AM5 Modelle.

 

[lalanunu]

Ist doch im Smartphone-Markt seit ueber 10 jahren genau so der Fall und kein Problem.

Da programmiert aber nicht Mircrosoft dran herum 🤣

 

[ETI1120]

Heutzutage ist aber eher das Problem das die Performance Kerne mit tiefem Takt Effizienter arbeiten als die "efficency" cores...
Einer der Gründe warum Mediathek den Dimensity 9400 und Qualcomm den 8 Elite SoC nur mit Big Cores ausstatten.

Es gibt zum Dimensity 9300 /9400 ein Video von Ian Cutress:

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

Es ist schon heftig wie ineffizient diese E-Cores sind.

Aus diesem Grund bin ich inzwischen auch so skeptisch was diese LP Cores von AMD angeht. Zumal ich von AMD noch gar nichts dazu gehört habe.

Ergänzung (Gestern um 09:56)

Ob Intel, ob AMD, der Einsatz von Chiplets und Verbindungssilicium steigt gerade massiv an.

Wenn ich auf einem Chip den Großteil der Fläche stilllege, ist es nicht sonderlich sinnvoll diesen für einen solchen Zweck zu verwenden.

Vor allem weil ich gar keinen Grund sehe das zu tun, AMD hat keine Probleme damit Kerne von verschiedenen Dies in einer CPU zu verwenden.

Dazu Mobil-GPUs im Wunsch der OEMs.

Die OEMs wollen keine Mibil GPUs von AMD, das ist doch offensichtlich.

Auch hier könnte ein Chiplets mit eigenen LPGDDR7x RAM ergänzen.
Der Basis IOD hätte dann deaktivierte GPU Units und dazu vielleicht noch 4x Zen 6 aktiviert = 16 Core Zen 6 plus 2* LP.

Was soll LPGDDR7x RAM sein?