Notiz ASML Twinscan EXE:5200B: Intel nimmt erstes verbessertes High-NA-System in Betrieb

[Volker]

Im Juli hatte ASML die Auslieferung bestätigt, nun vermeldet Intel die Installation: ein Twinscan EXE:5200B soll den Weg zur Serie ebnen. Denn der größte Fortschritt hier ist der viel höhere Durchsatz pro Stunde, der zur wirtschaftlich tragbaren Serienfertigung auch benötigt wird.

Zur Notiz: ASML Twinscan EXE:5200B: Intel nimmt erstes verbessertes High-NA-System in Betrieb

 

[TechFA]

Wieviel High-NA Maschinen zur Belichtung mit EUVL hat Intel jetzt eigentlich insgesamt?

 

[BAR86]

@TechFA Das frage ich mich auch - und wie viel benötigt es um ordentlichen "Massenauswurf" zu haben?

Gut ist jedenfalls, dass Intel hier dieses Mal versucht von Anfang an bei der Musik zu sein. Eigentlich eh ihre einzige Chance weiterzuexistieren: wenn die kommenden Prozesse durch die High NA Scanner beschränkt werden ist gut, wenn man hier gleich schaut möglichst viele dieser Maschinen zu besitzen, damit trotz der Größe von TSMC man eine Chance hat

 

[markox]

Gut ist jedenfalls, dass Intel hier dieses Mal versucht von Anfang an bei der Musik zu sein.

Aber das war doch überhaupt die Ursache für die ganze Fertigungsmisere, dass sie zu schnell auf zu neue Innovationen gesetzt hatten und TSMC mit verbesserter alter Technik auf den sicheren Weg vorbei zog.

 

[BAR86]

@markox genau das Gegenteil ist der Fall.
Man war der 100%igen Überzeugung, dass man es ohne EUV schaffen würde und hat "vor kurzem" überhaupt EUV Scanner bekommen, während TSMC diese seit Jahre verwendet hat und damit "gelernt" hat

 

[stefan92x]

@markox genau das Gegenteil ist der Fall.
Man war der 100%igen Überzeugung, dass man es ohne EUV schaffen würde

Und TSMC hat genau das geschafft. Technisch davon gezogen ist TSMC mit N7, was auch ein reiner DUV-Prozess war.

Das Problem dürfte weniger die Lithografie gewesen sein, sondern mehr zu aggressive Ziele sowie Fehlentscheidungen wie die Einführung von Kobalt statt Kupfer für dir Metallisierung

 

[BAR86]

Und TSMC hat genau das geschafft. Technisch davon gezogen ist TSMC mit N7, was auch ein reiner DUV-Prozess war.

ja, aber die Planung von Intels 10nm und TSMCs 7nm waren anders. Materialien etwa soweit ich weiß (Kobalt?) und auch Dichte.
Am Ende hat es Intel ja auch hingekriegt mit "Intel 7" rein auf DUV zu setzen soweit ich weiß ist erst Intel 4 oder Intel 3 EUV. Aber wenn ich mich korrekt erinnere erreicht erst Intel 3 das, was Intel mal als "7nm" geplant hat.

Anders gesagt: Also entspricht Intel 3 eben TSMCs N5 oder N3 und dort hat TSMC es eben nicht "geschafft" voll auf DUV zu setzen, sondern im N7 Prozess der aber eher an Intels "Intel 7" Prozess liegt.

Kurz gesagt: Intels 10nm Prozess kam am Ende auch ohne EUV aus, der ebenfalls ohne EUV geplante "7nm" Prozess eben nicht. Und dort ist man dann hoffnungslos hinter TSMC gefallen denn die hatten schon lange EUV im Einsatz

Das Problem dürfte weniger die Lithografie gewesen sein, sondern mehr zu aggressive Ziele sowie Fehlentscheidungen wie die Einführung von Kobalt statt Kupfer für dir Metallisierung

Ja, das waren die Probleme für Intel 10nm, aber wie gesagt auch 7nm (Intel 4/3) war mal ohne EUV geplant und deshalb ist Intel zu spät auf diesen Zug aufgesprungen. Es ist kein Geheimnis, dass TSMC hier früher gekauft hat. Diesen Fehler will man wohl dieses Mal vermeiden.

Die anderen Fehler hat man natürlich auch gemacht, da hast du völlig recht, 10nm war einfach Problematisch für Intel, aber man konnte dann eben nicht einfach "überspringen" oder "überholen", denn im Gegensatz zu TSMC hatte man keine EUV Maschinen.

 

[ETI1120]

@markox genau das Gegenteil ist der Fall.

Das was @markox schreibt trifft den Kern der Sache.

TSMC minimiert das Risiko.

Wie @stefan92x schreibt hat TSMC 7 nm komplett mit DUV entwickelt. Und dann bei N7+ und N6 bei einigen Masken EUV eingeführt.

Erst bei 5 nm hat TSMC von vorne herein auf EUV gesetzt.

Bei N2 führt TSMC den GAA-FET ein. Bei A16 führt TSMC BSPDN ein.

Intel führt es auf einmal in 18A ein. Einführen heißt in HVM bringen und nicht ein paar Testwafer durchlaufen zu lassen.

Man war der 100%igen Überzeugung, dass man es ohne EUV schaffen würde und hat "vor kurzem" überhaupt EUV Scanner bekommen, während TSMC diese seit Jahre verwendet hat und damit "gelernt" hat

Als 10 nm in HVM gehen sollte war, war EUV noch gar nicht reif für die HVM.
Alle wollten diesen Node (Inetel 10 nm/rest 7nm) mit DUV umsetzen, auch GF. Intel hat es schlicht und einfach verbockt.

Erst 2019 wurde EUV von TSMC und Samsung im HVM eingesetzt. Intel hatte aber 2019 noch alle Hände voll damit zu tun 10 nm zum yielden zu bringen und konnte deshalb Intel 7 nm (aka Intel 3) micht weiterentwickeln. Erst nachdem Intel 10 nm geyielded hat, konnte Intel mit aller Kraft an 7 nm arbeiten.

ja, aber die Planung von Intels 10nm und TSMCs 7nm waren anders. Materialien etwa soweit ich weiß (Kobalt?) und auch Dichte.

Intel hat sich mit Kobalt verzockt (bei Intel 4 ist Intel dem Weg von TSMC gefolgt). Eventuell hat Intel auch mit SAQP Probleme gehabt.

10 nm war und ist mit DUV umsetzbar. Intel hat es verbockt und das Fehlen von EUV ist eine faule Ausrede, die auch Pat Gelsinger gerne genutzt hat. Genauso ist das mit dem zu viel gewollt, was Bob Swan behauptet hat, nur eine Ausrede. Bei der Dichte liegen TSMC 7 nm und Intel 10 nm gleich auf.

Am Ende hat es Intel ja auch hingekriegt mit "Intel 7" rein auf DUV zu setzen soweit ich weiß ist erst Intel 4 oder Intel 3 EUV.

Und genau deshalb kann es nicht an EUV gelegen haben. Denn Intel produziert bis heute Intel 7 ausschließlich mit DUV.

Die Foundries haben ihren 20 nm FinFET Prozess als 14 nm bzw als 16 nm bezeichnet. Erst die 10 nm Prozesse der Foundries haben Intel 14 nm entsprochen. Und die 7 nm Prozesse der Foundries haben Intel 10 nm entsprochen. Dementsprechend hat Intel mit der Umbenennung von 10 nm in Intel 7 mit den Foundries gleichgezogen.

Folgerichtig hätte Intel den als Intel 7 nm geplanten Prozess in Intel 5 umbenennen können. Aber Intel ging viel geschickter vor. Intel hat Intel 5 aufgeteilt. Zuerst hat intel nur die HP Libs umgesetzt, die Intel für das CPU Chiplet non Meteor Lake benötigt hat. Das hat Intel als den "Node" Intel 4 bezeichnet. Als dann auch die HD Libs fertig waren und Intel ganze SoCs fertigen konnte hat Intel dies als den Node Intel 3 bezeichnet. Intel 4 und Intel 3 sind ein Node. Und Intel 20A und Intel 18A wären ein Node gewesen. Intel 18 A entspricht TSMC N3P. Also hat Pat Gelsinger dieses umbennen abgezogen um zumindest bei den Prozessnamen zu überholen, wenn es auch mit den Prozessen selbst nicht möglich war.

Aber wenn ich mich korrekt erinnere erreicht erst Intel 3 das, was Intel mal als "7nm" geplant hat.

Intel 3 ist das was Intel ursprünglich als 7 nm geplant hatte.

Anders gesagt: Also entspricht Intel 3 eben TSMCs N5 oder N3 und dort hat TSMC es eben nicht "geschafft" voll auf DUV zu setzen, sondern im N7 Prozess der aber eher an Intels "Intel 7" Prozess liegt.

Intel 3 entspricht in etwa TSMC 5 nm.

Das Problem bei Intel war 10 nm. Diesen Prozess brachte Intel nicht zum Yielden und das hat Intels Prozessentwicklung blockiert.

TSMC hat 7 nm mit DUV entwickelt. Dann bei N7+ und N6 mehrere DUV Masken durch EUV ersetzt. Bei 5 nm stand EUV zur Verfügung und es gab für TSMC gar keinen Grund zu versuchen 5 nm ausschließlich mit DUV umzusetzen.

Im übrigen musste TSMC schon bei N3 EUV mit Multi-Patterning kombinieren

Kurz gesagt: Intels 10nm Prozess kam am Ende auch ohne EUV aus, der ebenfalls ohne EUV geplante "7nm" Prozess eben nicht.

Wenn alles nach Plan gelaufen wäre, hätte Intel 2016 Intel 10 nm eingeführt und 2018 Intel 7 nm eingeführt. EUV war erst 2019 bereit für die HVM.

Es ist aber nicht nach Plan gelaufen. Intel bekam 10 nm erst Ende 2020/Anfang 2021 zum Yielden. Dann kamen noch mal 2 Jahre Prozessentwicklung für Intel 7 nm aka Intel 4 und Intel 3. Fakt ist, dass Intel bei Intel 4 und Intel 3 EUV einsetzt.

Das Versagen von Intel bei 10 nm hatte Folgen:

1. Die Prozessentwicklung war damit beschäftigt Intel 10 nm zum Yielden zu bringen, was die Arbeiten an Intel 7 nm blockiert oder zumindest massiv ausgebremst hat. Copy Exactly war toll, solange alles funktionierte. Aber wenn ein neuer Prozess nicht in Yielden kommt, ist bei der Copy Exacly Methode die Prozessentwicklung blockiert.
2. Bob Swan hat den Ausstieg von Intel aus der Halbleiterfertigung vorbereitet und dafür ein Wafer Supply Agreement für TSMC mit TSMC 3 nm abgeschlossen.
3. Pat Gelsinger wurde zurückgeholt weil er die Halbleiterfertigung retten wollte. Ungefähr zur selben Zeit hatte Intel den 10 nm Prozess zum Yielden bekommen.
   Als 10 nm geyieldet hat, war der Weg zur Entwicklung von Intel 7 nm frei.
   Pat Gelsinger hat die Nodes umbenannt, damit er dieses 5 Nodes in 4 Years Marketing Spektakel abziehen konnte.

Diesen Fehler will man wohl dieses Mal vermeiden.

Kein EUV zu verwenden war bei 10 nm nicht der Fehler und Intel 4 nm wurde mit EUV eingeführt.

Alle Verzögerungen in der Prozess Roadmap bei Intel sind auf das Desaster von 10 nm zurückzuführen.

Die anderen Fehler hat man natürlich auch gemacht, da hast du völlig recht, 10nm war einfach Problematisch für Intel, aber man konnte dann eben nicht einfach "überspringen" oder "überholen", denn im Gegensatz zu TSMC hatte man keine EUV Maschinen.

Du verwechsel Folge mit Ursache. Intel hatte keinen Prozess verfügbar, für den EUV notwendig war, also hat Intel keine EUV Scanner für die Fertigung bestellt.

Der Verzicht von EUV als "Sündenbock" ist eine plumpe Markting Masche von Pat Gelsinger. Das Ziel dieser Marketing Masche war es Zweifel zu zerstreuen, dass Intel die Prozessentwicklung von 18 A hinbekommt.

Wieviel High-NA Maschinen zur Belichtung mit EUVL hat Intel jetzt eigentlich insgesamt?

Intel hat AFAIK zwei EXE:5000. Der in der news erwähnte EXE:5200B wäre der 3. so wie ich es verstehe wäre es der erste für die Produktion taugliche.

Das frage ich mich auch - und wie viel benötigt es um ordentlichen "Massenauswurf" zu haben?

AFAIK hat TSMC je Phase 6 EUV Scanner. Eine Phase hat AFAIK eine Waferkapazität von ca. 35.000 Waferstarts je Monat.

Wie viele High NA Scanner für eine vergleichbare Kapazität notwendig sind, weiß ich nicht.

 

[Chaosbreed]

Wieviel High-NA Maschinen zur Belichtung mit EUVL hat Intel jetzt eigentlich insgesamt?

@TechFA Das frage ich mich auch - und wie viel benötigt es um ordentlichen "Massenauswurf" zu haben?

Würde halt sagen so bei 40k Wafer pro Monat sollte schon ordentlich was an CPU's rauskommen, wenn das keine Cache-Monster sind. Also so 2-5 von den Maschinen brauchen die dafür mindestens, kommt halt auch auf Stand und Wartungszeiten von den Maschinen an.

Der neue hat 175 Wafer/h sind das bei 20 h lauf zeit 3500 Wafer am Tag (die alten mit 110 Wafer/h die kann man ja auch nutzen oder umrüsten) . Dann müssen ja mehrfach Belichtet (7 bis 10 Druchgänge) werden. Zwei bis drei Druchgänge werden hier mit der guten Maschine durchgeführt, den Rest kann man auch mit den alten Maschinen machen.

Ich würde jetzt mal mich aus den Fenster legen, das für Mobilprozessoren zwei von den Maschinen ausreichen. Wenn man wieder gute Desktop-CPU's hat die man gut verkaufen kann, dann nochmal ein bis zwei. Und für gute Server-CPU's dann nochmal zwei - drei. (Das bei 70 % Yield - mehr ist immer besser)

Und für Kundenaufträge und Ausfallkompensatzion, braucht man nochmal mindesten zwei der Geräte.

 

[eastcoast_pete]

Und TSMC hat genau das geschafft. Technisch davon gezogen ist TSMC mit N7, was auch ein reiner DUV-Prozess war.

Das Problem dürfte weniger die Lithografie gewesen sein, sondern mehr zu aggressive Ziele sowie Fehlentscheidungen wie die Einführung von Kobalt statt Kupfer für dir Metallisierung

Am Anfang war die C-Suite von Intel da sehr überheblich und hat sich sicher gewähnt, dann sollte die Foundry Seite für wenig Geld im Schweinsgalopp mit TSMCs N7 gleichziehen, und dabei gleich noch auf Kobalt für die Vias (Stromversorgung) umsteigen. In der Zwischenzeit hat man zwar in Oregon noch an EUV weiter basteln dürfen (Intel war ja sogar Anteilseigner an ASML!) , aber die Genies an Intels Spitze wollten halt in alles investieren, nur nicht in die Fertigung. Bis es dann richtig schlecht lief. Pat Gelsinger hat dann als CEO übernommen (kein anderer wollte die Verantwortung) und das Ruder herumgerissen, und wurde zum Dank rausgeschmissen.

 

[stefan92x]

Pat Gelsinger hat dann als CEO übernommen (kein anderer wollte die Verantwortung) und das Ruder herumgerissen, und wurde zum Dank rausgeschmissen.

Wie mans nimmt... Gelsinger stand für "5 Nodes in 4 Years" als Zielsetzung, um Intel wieder an die Spitze der Fertiger zu bringen. Dass das eher fragwürdiges Marketing war, wurde hier ja schon rausgearbeitet, viel wichtiger finde ich aber diesen Punkt: Am Ende dieser 4 Jahre sollte (spätestens) 18A der Prozess sein, mit dem Intel sich endgültig als Technologiemarktführer etabliert und signifikante Marktanteile als Auftragsfertiger gewinnt.

18A ist im Markt komplett gescheitert und damit auch Gelsinger.

 

[ETI1120]

Am Anfang war die C-Suite von Intel da sehr überheblich und hat sich sicher gewähnt, dann sollte die Foundry Seite für wenig Geld im Schweinsgalopp mit TSMCs N7 gleichziehen, und dabei gleich noch auf Kobalt für die Vias (Stromversorgung) umsteigen. In der Zwischenzeit hat man zwar in Oregon noch an EUV weiter basteln dürfen (Intel war ja sogar Anteilseigner an ASML!) , aber die Genies an Intels Spitze wollten halt in alles investieren, nur nicht in die Fertigung. Bis es dann richtig schlecht lief. Pat Gelsinger hat dann als CEO übernommen (kein anderer wollte die Verantwortung) und das Ruder herumgerissen, und wurde zum Dank rausgeschmissen.

Auch Samsung und TSMC hatten Anteile an ASML.

ASML drohte das Geld auszugehen, deshalb hat ASML eine Kapitalerhöhung gemacht bei der sich Intel, Samsung und TSMC beteiligt haben und damit ASML den notwendigen Cash zugeführt haben.

Bob Swan wollte sich von der Halbleiterfertigung trennen. Dann bekam das Board kalte Füße und hat Pat Gelsinger zurück geholt mit dem sie sich 2 Jahre zuvor nicht einig wurden weil er schon damals an der Halbleiterfertigung festhalten wollte.

Pat Gelsinger wurde rausgeschmissen weil er den Karren noch tiefer in den Morast eingegraben hat. Anstatt die strukturellen Probleme zu lösen hat er das Geld das Intel nicht mehr hatte mit vollen Händen rausgeschmissen.

Sein "lasst es uns bauen, dann werden sie schon kommen" hat Intel viel Geld gekostet und dafür gesorgt, dass Intel Anteile an den Fabs in Arizona und Irland an Investoren verkauft hat. Alle drei Fabs sind zu 50 % verkauft, stehen aber AFAIU noch zu 100 % in der Bilanz.

Und als Zugabe hat Pat Gelsinger über die Lage bei der Intel Foundry wiederholt die Unwahrheit gesagt. Er hat z. B. potentielle Kunden die Testwafer durchlaufen ließen als reguläre Kunden dargestellt. Es war schon peinlich wie sein CFO viele Aussagen von Pat Gelsinger als hohle Phrasen bzw. glatte Lügen enttarnt hat.

 

[ETI1120]

18A ist im Markt komplett gescheitert und damit auch Gelsinger.

Ich finde diese Formulierung zu hart. Intel hat AFAIK keine Kunden aber daß Lip Bu Tan gesagt hat man will keine Kunden mehr war Teil einer Drohung mit der er Donald Trump gezwungen hat die Mittel aus dem Chips Act auszuzahlen. Und an die potentiellen Kunden war es das klare Signal, wenn ihr eine Alternative zu TSMC haben wollt, müsst ihr uns jetzt Aufträge geben.

Es war von vorne herein klar, dass es für Intel sehr schwer wird externe Kunden zu überzeugen bei Intel fertigen zu lassen. Es hätte nur geklappt wenn Intel 3 rechtzeitig inklusive eines Endkunden tauglichen PDK verfügbar gewesen wäre. Da Intel 3 nicht verfügbar war wurde 18A der Node bei dem die Kunden das Potential der Intel Foundry ausloten. Was aber bedeutet, dass die großen Aufträge an TSMC gehen.

Es ist seit zwei Jahren klar dass die großen Kunden bei TSMC und nicht bei Intel fertigen lassen. Es ging nur noch darum ob Intel ein paar kleinere Aufträge ergattert.

Und bald werden wir sehen ob Intel mit 14A zwei Fabs auslasten kann. Sofern Intel die Mittel für zwei Fabs aufbringen kann.

 

[stefan92x]

Und an die potentiellen Kunden war es das klare Signal, wenn ihr eine Alternative zu TSMC haben wollt, müsst ihr uns jetzt Aufträge geben.

Diese Strategie mag funktionieren. Aber es sind eben andere Töne, als sie von Gelsinger selbst kamen. Bu Tan mag retten was noch zu retten ist, aber es fällt mir schwer, das dann Gelsinger zuzurechnen. Und selbst dann reden wir über 18A-P oder 14A, aber nicht mehr über "Gelsingers 18A"

Es hätte nur geklappt wenn Intel 3 rechtzeitig inklusive eines Endkunden tauglichen PDK verfügbar gewesen wäre.

Was zeitlich mitten in Gelsingers Zeit und großer Strategie liegt. Natürlich liegt es nicht nur an 18A alleine, dass es für Intel nicht läuft, die ganze Strategie 5N4Y wurde nicht (völlig) erfolgreich umgesetzt, vom ersten Prozess an nicht.

Es ist seit zwei Jahren klar dass die großen Kunden bei TSMC und nicht bei Intel fertigen lassen. Es ging nur noch darum ob Intel ein paar kleinere Aufträge ergattert.

Und eben deshalb finde ich es nicht falsch, von einem kompletten Scheitern zu sprechen.

 

[ETI1120]

Diese Strategie mag funktionieren. Aber es sind eben andere Töne, als sie von Gelsinger selbst kamen. Bu Tan mag retten was noch zu retten ist, aber es fällt mir schwer, das dann Gelsinger zuzurechnen. Und selbst dann reden wir über 18A-P oder 14A, aber nicht mehr über "Gelsingers 18A"

Ich habe nur Dein strenges Verdikt über den 18A Prozess relativiert.

Zu Pat Gelsinger habe ich Dir nicht widersprochen.

Als Pat Gelsinger zurück gekommen ist, habe ich ihn ziemlich neutral gesehen.

Allerdings hat Pat Gelsinger kein Fettnäpfchen ausgelassen und hat sehr viele handwerkliche Fehler gemacht, weshalb ich ihn immer kritischer gesehen habe.

Seine Idee die Halbleiterfertigung zu retten, in dem er wieder eine Fremdfertigung aufbaut, war richtig. Die Alternative wäre gewesen, dass intel die eigene Halbleiter Fertigung los wird.

Die Art und Weise wie Pat Gelsinger die Fremdfertigung etablieren wollte war reines Wunschdenken. Er hatte ein Ziel, aber keine Strategie.

Klar kann man sagen dass der Einbruch des PC Markts von 2022/23 Pat Gelsinger die Tour vermasselt hat. Aber es war offensichtlich dass ein Einbruch im PC Markt kommen wird.

Und Pat Gelsinger hatte das Glück, dass AMD den Notebook Markt nahezu kampflos Intel überlassen hat.

Was zeitlich mitten in Gelsingers Zeit und großer Strategie liegt. Natürlich liegt es nicht nur an 18A alleine, dass es für Intel nicht läuft, die ganze Strategie 5N4Y wurde nicht (völlig) erfolgreich umgesetzt, vom ersten Prozess an nicht.

Die Prozesse zu entwickeln und Fabs zu bauen genügt nicht. Das war für Branchenkenner offensichtlich, aber Pat Gelsinger war CPU Entwickler und kein Fachmann für Halbleiterfertigung und das Foundry Geschäft.

Er hat selbst gesagt, dass er den Aufwand für die PDKs unterschätzt hat. Kein Endkunden taugliches PDK zu haben bedeutet keine Fremdkunden zu haben.

Und obendrein hat Intel selbst bei TSMC fertigen lassen und damit sehr viel Geld zu TSMC geschoben.

Außerdem war es problematisch als Ziel auszugeben TSMC zu überflügeln. Ja, es war ein elektrisierendes Ziel. Aber es war von vorne herein unrealistisch und richtete sich gegen einen wichtigen Lieferanten.

Und eben deshalb finde ich es nicht falsch, von einem kompletten Scheitern zu sprechen.

Pat Gelsinger wurde rausgeschmissen weil er untragbar wurde. Er hatte Recht damit zu versuchen die Halbleiterfertigung zu retten. Er hat es allerdings verbockt.

Pat Gelsinger hat Intel in einem viel schlechteren Zustand hinterlassen als er Intel übernommen hat.


Zum 18A Prozess ein Verdikt zu fällen ist noch zu früh.

 

[stefan92x]

Zum 18A Prozess ein Verdikt zu fällen ist noch zu früh.

Zum Prozess an sich stimme ich dir zu. Nur habe ich den ja gar nicht beurteilt, sondern ledliglich seine Marktposition für Auftragsfertigung. Und die ist nunmal gleich null und wird sich für den reinen 18A auch nicht mehr ändern (18AP wird ja vielleicht mehr Aufträge bekommen).

 

[BAR86]

Erst 2019 wurde EUV von TSMC und Samsung im HVM eingesetzt. Intel hatte aber 2019 noch alle Hände voll damit zu tun 10 nm zum yielden zu bringen und konnte deshalb Intel 7 nm (aka Intel 3) micht weiterentwickeln. Erst nachdem Intel 10 nm geyielded hat, konnte Intel mit aller Kraft an 7 nm arbeiten.

Nochmal anders: Intel hat geglaubt man kommt länger ohne EUV aus, hat EUV Scanner erst JAHRE nach TSMC erhalten.

Intel hat den 10nm Prozess verbockt, ja.

Aber, selbst wenn nicht, 7nm alias Intel 3 hätte man einfach nicht produzieren können, auch wenn es wie in der Planung 2018 "fertig" gewesen wäre.

Intel hat Zeit verloren mit 10nm, aber den Anschluss hat man verloren weil man keine EUV Scanner hatte und eben gar nicht kleiner produzieren KONNTE. Ging einfach nicht. Warum? Weil man keine EUV Scanner hatte. Hence my point.

Also der Ursprüngliche Punkt hier:
Meiner Meinung hat Intel damals zu spät auf EUV gesetzt und es ist gut, jetzt bei High NA gleich zu Beginn dabei zu sein.
"Sein" Argument war, dass man damals auch schon zu früh auf "Innovationen" gesetzt hat.
Im Bezug auf EUV stimmt das minimal nicht, weil Intel ewig an DUV hängen blieb

 

[ETI1120]

Also der Ursprüngliche Punkt hier:
Meiner Meinung hat Intel damals zu spät auf EUV gesetzt und es ist gut, jetzt bei High NA gleich zu Beginn dabei zu sein.

Du hast inzwischen mehrfach selbst bestätigt, dass kein EUV zu verwenden, nicht der Grund war warum die Prozessentwicklung von Intel 5 Jahre beim Versuch, Intel 10 nm zum Yielden zu bringen, fest hing. Beim nächsten Prozess, der zwei Jahre nach Intel 10 nm fertig wurde, hat Intel EUV eingesetzt. Intel wurde zu spät mit 10 nm fertig. Das ist der Fakt.

Die eigentliche Frage für High-NA EUV ist, wann ist von Beginn an.

Die Liste der Unternehmen, die auf eine unausgereifte Technik gesetzt haben und deswegen gescheitert sind, ist sehr lang. Nur weil ASML High-NA EUV Scanner ausliefert, bedeutet dies noch lange nicht dass High-NA EUV bereit für den Einsatz in der HVM ist.

EUV ermöglicht es feinere Strukturen herzustellen, als es mit der immersions Lithografie mit 193 nm möglich war. Aber die hohe Energie der Photonen der EUV-Strahlung sorgt für jede Menge unerwünschter Nebeneffekte die stochastische Fehler verursachen. Diese stochaistische Fehler im Griff zu behalten ist die eigentliche Herausforderung beim Einsatz von EUV Scannern.

High NA EUV ermöglicht es feinere Strukturen abzubilden, hat aber zugleich eine geringere Tiefenschärfe. So wie ich es verstehe bringt dies angesichts der stochastischen Fehler zusätzliche Herausforderungen.

"Sein" Argument war, dass man damals auch schon zu früh auf "Innovationen" gesetzt hat.

Er hat vollkommen Recht, weil sich Intel mit dem Alleingang bei Kobalt verzockt hat.

Im Bezug auf EUV stimmt das minimal nicht, weil Intel ewig an DUV hängen blieb

Du fängst die ganze Zeit mit EUV an. Seine Bemerkung hat sich gar nicht auf EUV bezogen.

Kein EUV zu verwenden war nicht die Ursache für das 10 nm Desaster. Das hast Du selbst mehrfach zugegeben. Intel bekam 10 nm nicht zum yielden, also blieb Intel an 10 nm hängen.

 

[BAR86]

Du hast inzwischen mehrfach selbst bestätigt, dass kein EUV zu verwenden, nicht der Grund war warum die Prozessentwicklung von Intel 5 Jahre beim Versuch, Intel 10 nm zum Yielden zu bringen, fest hing. Beim nächsten Prozess, der zwei Jahre nach Intel 10 nm fertig wurde, hat Intel EUV eingesetzt. Intel wurde zu spät mit 10 nm fertig. Das ist der Fakt.

Dem widerspreche ich auch nicht.
Aber auch wenn 10nm NICHT verzögert gewesen wäre: man hätte keine EUV Scanner und was auch immer nach 10nm kam hatte dies gebraucht.
So oder so, wäre Intel also damit zu spät dran gewesen

Die eigentliche Frage für High-NA EUV ist, wann ist von Beginn an.

Soweit ich weiß ist Intel die erste Firma gewesen die einen Scanner zum Rumpsielen hatten und ist jetzt auch mit den Massenfertigung stattlichen nicht Jahre hinter der Konkurrenz

Die Liste der Unternehmen, die auf eine unausgereifte Technik gesetzt haben und deswegen gescheitert sind, ist sehr lang. Nur weil ASML High-NA EUV Scanner ausliefert, bedeutet dies noch lange nicht dass High-NA EUV bereit für den Einsatz in der HVM ist.

Ja das sag ich ja auch nicht.
Zwischen "Innovation" und unausgereifte Technik steht halt oft eben nur in man es hinkriegt mit der HVM.
Intel hat im Prinzip ja jeden Prozess was Neues probiert, muss man ja auch um vorne zu bleiben. Sich jetzt hinzustellen und zu sagen: tja, hätten sie das nicht gemacht, waren sie nicht gescheitert ist halt auch nicht korrekt

EUV ermöglicht es feinere Strukturen herzustellen, als es mit der immersions Lithografie mit 193 nm möglich war. Aber die hohe Energie der Photonen der EUV-Strahlung sorgt für jede Menge unerwünschter Nebeneffekte die stochastische Fehler verursachen.

Daher muss man damit eben Erfahrung sammeln, ebenso mit der nächsten Evolutionsstufe.
Daher ist meine Laienhafte(!!) Einschätzung: gut, dass man hier von Anfang an versucht Erfahrungen zu sammeln und nicht wie bei EUV Jahre hinterher zu sein.
Im Übrigen tätige ich hier ja keine revolutionären Aussagen, die kommen ja von Gelsinger/Keller usw selbst

High NA EUV ermöglicht es feinere Strukturen abzubilden, hat aber zugleich eine geringere Tiefenschärfe. So wie ich es verstehe bringt dies angesichts der stochastischen Fehler zusätzliche Herausforderungen.

Ja so verstehe ich das auch, und als Laie denke ich da gibt's eine Lernkurve und es kann Vorteile haben, "früh mit dem lernen zu beginnen".
Wenngleich mir klar ist, dass die Scanner nur ein Teil der Gleichung sind

Er hat vollkommen Recht, weil sich Intel mit dem Alleingang bei Kobalt verzockt hat.

Ja, das war einer der Fehler, ein anderer war in einem Wettrennen um kleinere Nodes nicht die benötigte Technologie zu haben.
Wie gesagt, ich wiederhole nur, was man selbst gesagt hat.

Dass der 10nm Prozess zu viel auf einmal wollte stimmt natürlich, dass man sich für danach auch Verzicht hat, hat alles schlimmer gemacht. Als man Cobalt endlich als eines der Problemfelder ausgemacht hat, könnte man "Schublade öffnen" wie man nur wollte, man hat bis heute(!) zu wenige EUV Scanner und darauf ausgelegte Fabs um alles in "Intel 3" und darunter zu produzieren.
Man bringt das Volumen nicht hin weil man zu spät und zu wenige Scanner hat, was ist daran jetzt also falsch, wenn ich sage man hat zu spät/wenig auf EUV gesetzt? Nichts, denn man sagt es selbst

Du fängst die ganze Zeit mit EUV an. Seine Bemerkung hat sich gar nicht auf EUV bezogen

Aber es ging um High NA Maschinen und ich habe deine Bemerkung so interpretiert als hätte man zu früh auf EUV gesetzt, was ich korrigiert habe.
Umgekehrt würde ich hier ständig auf 10nm und Cobalt hingewiesen, wovon wieder ich nicht sprach/schrieb.
Aber vielleicht hab ich mich auch ungeschickt ausgedrückt. Dafür möchte ich mich natürlich dann entschuldigen, ich habe deinen Beitrag in Bezug auf die News gesehen

Kein EUV zu verwenden war nicht die Ursache für das 10 nm Desaster.

Nochmal, davon sprach ich nicht, da 20nm am Ende ja auch völlig ohne EUV funktionierte sollte das klar sein.
Dass man ohne EUV keinen 10nm Nachfolger bringen könnte meinte ich. Bzw dass in alten Folien noch großspurig davon die Rede war 7nm (also heutiges Intel 7) ohne EUV Umsetzen zu wollen, was dazu geführt haben dürfte, dass man viel zu spät diese Maschinen gekauft hat

Das hast Du selbst mehrfach zugegeben. I

Ja, davon sprach ich ja eigentlich auch nicht sondern das würde dann so ausgelegt.
Ich spreche nicht vom EUV bei 10nm, denn 2015 gab's KEINE UV Maschinen. Das hast du ja selbst zugegeben

Intel bekam 10 nm nicht zum yielden, also blieb Intel an 10 nm hängen.

Man muss mit ihren einen Prozess zuerst zum Sölden bringen. Bevor man den Nachfolger bringt. Sowohl Intel, als auch TSMC haben so manche übersprungen. Aktuell gerade etwa 20A und Intel die ersten Varianten von 10nm (Cannon Lake...)oder damals 14nm.
So oder so hilft es halt nichts, wenn die nächsten Prozesse fertig sind, man aber nix zum Produzieren hat. Das ist ja wirklich nicht so schwer zu verstehen. Und wenn doch tut es mir leid, dass ich mich so blöd ausdrücke. Ich sprach NICHT und nie vom 10nm DUV Prozess als ich von EUV Maschinen schrieb, ich hoffe jetzt ist klar, was ich meine. Intel hatte keine EUV Produktionskapazität und daher keine EUV Produktion wo TSMC schon Jahre welche hatte