Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NotizASML Twinscan EXE:5200B: Intel nimmt erstes verbessertes High-NA-System in Betrieb
Hast Du auch nur ein kleines bisschen Ahnung von dem was Intel geplant hat, oder fabulierst Du Dir etwas zusammen, was Deine falsche Grundannahme "Intel hat EUV verschlafen" untermauern soll?
Nein, ich bezog mich nur auf eigene Aussagen von Intel, aber danke für deine herablassenden Aussagen. Wahnsinn, was du eigentlich für ein Mensch bist, der nichtmal konstruktiv schreiben kann.
Dann fälltir wieder ein, dass du ja glaub ich auch dabei warst mir damals zu unterstellen, dass ich ein Trottel sein müsse, weil ich erklärt habe, dass man eine Grafikkarte effizient und sauber kühlen könnte und als ich's dann mit Mathematik und Physik bewiesen hab kam keine Antwort.
Solche Schmutz Poster braucht das Forum eigentlich nicht, du kannst gerne selbst rausfinden wie viele EUV Fähige Gab's Intel im Laufe der Zeit hat. War auch erst kürzlich wieder ein Artikel dazu, dass man diesbezüglich immer noch ausbauen müsse... Aber viel wichtiger ist es, andere beleidigen!
Die ersten kommerziellen EUV Scanner kamen beinIntels Fab 34 erst 2022 online.
Und damit lange nach TSMC. Hört sich nicht so an als habe man hier von Anfang an in EUV Massenproduktion investiert.
Und Grundlagenforschung ist nun Mal wieder was anderes, das hatten wir auch schon in den frühen 2000ern. Hauptsächlich wichtig in deinem Post ist die herablassenden Art
Wenn du ein bisschen Anstand hast entschudligst du dich wenigstens für deinen Ton, wenn schon nicht für deine widerholten bewussten Missinterpretationen
Ich würde gern Trump's Reaktion sehen wenn die EU dieses Systeme unter Exportkontrolle stellt. Intel und tsmc wären gezwungen ihre nächsten Fabriken in der EU zu bauen ganz ohne Subventionen.
Man kann Intel verstehen es lange mit DUV zu versuchen, das versprach Kosteneffizienz.
Gleichzeitig war aber klar, dass nächste Prozesse mit EUV nötig wurden, aber Intel hat nicht rechtzeitig Belichter bestellt.
Bei TSMC ist 7nm und 6nm = 4 Layer EUV plus DUV für Kunden tauschbar, gleiche Tools. Wieso gab's sowas nicht bei Intel?
Ich denke, die Finanzmanager wollten keinen Plan B mit Mehrkosten, sollen doch die Entwicker was kostengünstig zaubern.
Dabei war den Finanzkünstlern auch die Seversparte egal, sie sahen nur die Planzahlen Fertigungskosten.
Man kann Intel verstehen es lange mit DUV zu versuchen, das versprach Kosteneffizienz.
Gleichzeitig war aber klar, dass nächste Prozesse mit EUV nötig wurden, aber Intel hat nicht rechtzeitig Belichter bestellt.
Weil Intel gar nicht die Kapazität hatte so viele Prozesse wie TSMC zu entwickeln?
Weil intel noch damit beschäftigt war 10 nm überhaupt zum laufen zu bringen?
Weil EUV nicht beim Problem mit Cobalt hilft?
...
RKCPU schrieb:
Ich denke, die Finanzmanager wollten keinen Plan B mit Mehrkosten, sollen doch die Entwicker was kostengünstig zaubern.
Dabei war den Finanzkünstlern auch die Seversparte egal, sie sahen nur die Planzahlen Fertigungskosten.
ASML Holding NV (ASML) today announces that it has signed an agreement with one of its major US customers to deliver a minimum of 15 ASML EUV lithography systems to support increased development activity and pilot production of future-generation manufacturing processes. The customer intends to use EUV lithography for multiple processing steps in future process technology nodes. The delivery of the first two NXE:3350B EUV systems is expected before the end of 2015. The new systems will be in addition to the existing EUV development systemsalready at the customer. Financial terms were not disclosed.
IBM hat keine EUV Scanner mehr gebraucht, GF hatte nur einen einzigen und den haben sie später bekommen, Micron brauchte keine. Also ich würde sagen Intel ist ein ganz heißer Tipp.
Ach - blöd nur, dass man die dafür nötigen Maschinen erst 7 Jahre nach TSMC eingekauft hat
BAR86 schrieb:
Die ersten kommerziellen EUV Scanner kamen beinIntels Fab 34 erst 2022 online.
Und damit lange nach TSMC. Hört sich nicht so an als habe man hier von Anfang an in EUV Massenproduktion investiert.
Während TSMC bereits 2019 in die Massenfertigung mit EUV ging …
Hier mal von CB im Jahr 2015 (!):
TSMC hat mindestens vier EUV-Systeme bestellt und plant deren Einsatz so schnell wie möglich. Bei TSMC sind dort bereits Termine Ende des kommenden Jahres im Gespräch gewesen
Jepp danke!
Aber ich bin ja hier der Depp weil ich darauf hinweise, dass Intel erst Jahre nach TSMC überhaupt FÄHIG war etwas zu produzieren...
Er hat sich bis heute nicht entschuldigt, weder per PN noch hier. AUch nicht im anderen Thread wo er ganz ruhig wurde, nachdem ich ihm aufgezeigt habe, dass er unrecht hatte. Aber vorher ordentlich austeilen. Das können manche.
Naja er wird sich nicht ändern, schämen sollte er sich. Dir @MalWiederIch frohe Weihnachten
Ich würde mir erst einmal Gedanken darüber machen, wie viel US-Technik darin steckt. Kleiner Tipp: Cymer ist hauptverantwortlich für die Lichtquelle und der Sitz ist in den USA. Dass die Firma inzwischen zu ASML gehört, aber trotzdem eigenständig operiert, macht es nicht besser. Wer weiß, welche weiteren Firmen oder welches Know-how aus den USA noch darin steckt.
Mit anderen Worten: Das wäre ein klassisches Eigentor.
ASML Holding NV (ASML) today announces that it has signed an agreement with one of its major US customers to deliver a minimum of 15 ASML EUV lithography systems to support increased development activity and pilot production of future-generation manufacturing processes. The customer intends to use EUV lithography for multiple processing steps in future process technology nodes. The delivery of the first two NXE:3350B EUV systems is expected before the end of 2015. The new systems will be in addition to the existing EUV development systemsalready at the customer. Financial terms were not disclosed.
Sobald absehbar war, dass es ASML schaffen wird die EUV Scanner HVM-tauglich zu machen, hat Intel begonnen die HVM vorzubereiten und deshalb wie oben gezeigt die erforderlichen EUV Maschinen bei ASML bestellt.
MalWiederIch schrieb:
Während TSMC bereits 2019 in die Massenfertigung mit EUV ging …
... war Intel immer noch verzweifelt beschäftigt Intel 10 nm zum laufen zu bringen.
Mit jeder Verzögerung von Intel 10 nm hat sich Intel 7 nm, das EUV anwenden sollte, ebenfalls nach hinten verschoben. Der Grund ist einfach und trivial, die Halbleiterentwicklung hing an 10 nm fest. Denn die Risk Produktion von Intel 10 nm hat Halbleiterentwicklung durchgeführt. So ist es bei Intel den 1990er üblich, gemäß Copy Exactly.
Die EUV Scanner konnten nicht in den bestehenden Reinräume von Intels Fabs aufgestellt werden. Deshalb musste Intel neue Fabs bauen. Als erste die Fab 34 in Irland deren Bau 2019 begonnen wurde. Nur deshalb konnte Intel in dort Im Januar 2022 unter großen Getöse von Intels Presseabteilung die erste Maschine einbringen.
Intel 4 fully embraces EUV lithography to print incredibly small features using ultra-short wavelength light. With an approximately 20% performance-per-watt increase, along with area improvements, Intel 4 will be ready for production in the second half of 2022 for products shipping in 2023, including Meteor Lake for client and Granite Rapids for the data center.
Intel 3 leverages further FinFET optimizations and increased EUV to deliver an approximately 18% performance-per-watt increase over Intel 4, along with additional area improvements. Intel 3 will be ready to begin manufacturing products in the second half of 2023.
Als Intel 2021 die Roadmaps neu gemacht hat wurde Intel 7 nm in Intel 4 (HP Libs) und Intel 3 (zusätzlich HD und komplette IO IP). Dieser Split erlaubte es Intel Intel 4 schon im Herbst 2022 zu qualifizieren. Dann kam die Risk Produktion. Die wurde im Verlauf von 2023 in Oregon erfolgreich abgeschlossen Intel und konnte im September 2023 in der Fab 34 mit der HVM von Intel 4 inklusive EUV beginnen. Meteor Lake hatte dann einen Paper Launch im Dezember 2023. Breit verfügbar wurden Notebooks mit Meteor Lake im Frühjahr 2024.
Die 4 Maschinen von TSMC sind im Vergleich zu 15 Maschinen von Intel ein bisschen mickrig, findest Du nicht? Die 4 von TSMC reichen nicht Mal für eine Fab/Phase. Intel hat damals schon die für die Halbleiterfertigung notwendigen EUV Scanner bestellt.
Und dann kam das Versagen von Intel bei 10 nm. Beim Problem mit Cobalt kann EUV nicht helfen oder?
Es ist doch offensichtlich, dass Intel sich 200 Millionen teure, sehr empfindliche Maschinen für die neue Fertigung erst dann liefern lässt, wenn Intel diese in der neu gebauten Fab aufstellen kann. Und das war eben erst 2022 möglich.
MalWiederIch schrieb:
Gut das man dieser News nach wohl wenigstens daraus gelernt hat, die Fehleinschätzung hat Intel einiges gekostet …
Nein, es gab keine solche Fehleinschätzung. Das Versagen der Halbleiterentwicklung von Intel bei 10 nm hat Intel sehr viel gekostet.
Intel hat bei 0.33 EUV genau dasselbe gemacht wie jetzt bei 0.55 EUV, frühzeitig Maschinen für die Halbleitervorentwicklung bestellt. Nur hat Intel bei 0.33 EUV kein Marketinggetöse abgezogen.
Dieses Marketinggetöse um High-NA EUV war Ablenkungsmanöver vom Desaster bei 10 nm. Damit wollte Intel alle Zweifel ersticken, ob Intel die 2021 verkündete Roadmap tatsächlich umsetzen kann.
Dieses Ablenkungsmanöver hat bis zum Frühjahr 2024 funktioniert. Dann hat Pat Gelsinger den Anfängerfehler gemacht und die Zahlen der Intel Foundry in den Quartalsabschlüssen ausgewiesen. Auf einen Schlag war die positive Grundstimmung zur Intel Foundry weggeblasen. Dann kam der Verzicht auf 20 A, ...
Mit jeder Verzögerung von Intel 10 nm hat sich Intel 7 nm, das EUV anwenden sollte, ebenfalls nach hinten verschoben. Der Grund ist einfach und trivial, die Halbleiterentwicklung hing an 10 nm fest. Denn die Risk Produktion von Intel 10 nm hat Halbleiterentwicklung durchgeführt. So ist es bei Intel den 1990er üblich, gemäß Copy Exactly.
Die Ingenieure sind recht kreativ. Sie können, wenn sie dürfen, auch einen Plan B parallel zu Plan A entwickeln. Dass es keinen Plan B um den Plan A (10nm) herum gab, lag nicht an den Ingenieuren, sondern am Management. Genau das hat Pat Gelsinger korrigiert. Mit Pat Gelsinger durften Ingenieure Backside Power Delivery und Gate all around parallel testen und nicht immer nur zusammen. (Auch wenn das nicht als Node kommt). Genau so hätte man damals 10nm überholen können, in dem man einen Plan B in 7nm parallel entwickelt, aber offensichtlich war das dem Management zu teuer.
Das Intel angeblich 15 EUV Maschinen rechtzeitig bestellt hat, so wie es die Entwickler haben wollten aber diese Maschinen nicht gleichzeitig mit TSMC zum Einsatz kamen, liegt ebenfalls nicht an den Entwicklen, sondern am Management. Das Management hat eben den Weg nicht freigemacht um 10nm parallel zu überholen. Das Management hat es vorgezogen die Ingenieure am Mehrfachpatterning arbeiten zu lassen, statt einen Plan B in 7nm mit EUV-Maschienen in Serienreife zu bringen, parallel zur Problemlösung des 10nm Nodes.
Pat Gelsinger hat nicht beklagt, dass Intel die EUV-Maschienen zu spät bestellt hat. Pat Gelsinger hat beklagt, das die Firma die EUV-Maschienen zu spät zum Einsatz gebracht hat und stattdessen sich am Mehrfachpatterning und 10nm zu lange fest gebissen hat. Genau das hätte man vermeiden können, mit einem Plan B und Priorisierung von einem Node mit EUV-Maschienen statt Mehrfachbelbelichtung. Und genau deswegen hat Pat Gelsinger auch frühzeitig einen Intel 14A Prozess mit High-Na geplannt, statt die Ingenieure an einem 14A Prozess mit Double Patterning in EUV arbeiten zu lassen. High-NA-Maschienen sind zwar teurer, aber dafür hat mant die Double Patterning Fehler nicht. Beherrscht man also High-NA, hat man voraussichtlich bessere Yealds.
ja und als Intel davor geglaubt hat, dass man es zum laufen bringt war 7nm noch 2018 auf der RM.
Und du glaubst man fängt erst an die Scanner in empfang zu nehmen, bis der Prozess richtig läuft, statt parallel den nächsten vorzubereiten?
Bzw. du glaubst also man bestellt die Scanner und dann erscheinen sie am nächsten Tag ohne Vorlaufzeit?
Tatsache ist, dass bei Intel aber ca 2018/19 mit der Massenfertigung von 10nm Chips begonnen hat aber erst 3 Jahre später mal ein EUV System hatte.
Das riecht nach hervorragender Planung...nicht!
ETI1120 schrieb:
Die EUV Scanner konnten nicht in den bestehenden Reinräume von Intels Fabs aufgestellt werden. Deshalb musste Intel neue Fabs bauen.
was ich schon gesagt habe. Riecht auch wieder nach Top Vorbereitung und Planung, also als würde man schon eigentlich seit 2015 darauf vorbereitet sein (wie du es oben andeutest) und man hat eigentlich nur 10nm fertig entwickelt, danach wär alles super gelaufen... oh nein, ups man muss erst auch noch Fabs bauen! Na das erklärt natürlich, dass man 2018 eigentlich fertig war mit einer HVM Produktion von 10nm. Super, denken sich alle Ingenieure und Forscher. Jetzt könnte man glatt sofort mit 7nm weitermachen.
Und dann "oh nein, Mist, wir haben ja weder Fabs noch Scanner dafür"
ETI1120 schrieb:
Als erste die Fab 34 in Irland deren Bau 2019 begonnen wurde.
ja so macht man das natürlich.
Da wird nicht parallel geforscht, entwickelt und gebaut, da wartet man bis mal alles andere fertig ist und man dann draufkommt "hey, wir hatten bislang immer Pläne für die nächsten 5-10 Jahre Forschung und Entwicklung... warum stehen wir plötzlich ohne Fabs und Scanner da?
ETI1120 schrieb:
Nur deshalb konnte Intel in dort Im Januar 2022 unter großen Getöse von Intels Presseabteilung die erste Maschine einbringen.
Also schlichtweg deshalb, weil man zu spät EUV Maschinen hatte bzw. Fabs dafür. QED.
ETI1120 schrieb:
Es ist doch offensichtlich, dass Intel sich 200 Millionen teure, sehr empfindliche Maschinen für die neue Fertigung erst dann liefern lässt, wenn Intel diese in der neu gebauten Fab aufstellen kann. Und das war eben erst 2022 möglich.
schon klar, wie auch der verspätete Einstieg in EUV HVM.
Ergänzung ()
Convert schrieb:
Die Ingenieure sind recht kreativ. Sie können, wenn sie dürfen, auch einen Plan B parallel zu Plan A entwickeln. Dass es keinen Plan B um den Plan A (10nm) herum gab, lag nicht an den Ingenieuren, sondern am Management. Genau das hat Pat Gelsinger korrigiert. Mit Pat Gelsinger durften Ingenieure Backside Power Delivery und Gate all around parallel testen und nicht immer nur zusammen. (Auch wenn das nicht als Node kommt). Genau so hätte man damals 10nm überholen können, in dem man einen Plan B in 7nm parallel entwickelt, aber offensichtlich war das dem Management zu teuer.
Das Intel angeblich 15 EUV Maschinen rechtzeitig bestellt hat, so wie es die Entwickler haben wollten aber diese Maschinen nicht gleichzeitig mit TSMC zum Einsatz kamen, liegt ebenfalls nicht an den Entwicklen, sondern am Management. Das Management hat eben den Weg nicht freigemacht um 10nm parallel zu überholen. Das Management hat es vorgezogen die Ingenieure am Mehrfachpatterning arbeiten zu lassen, statt einen Plan B in 7nm mit EUV-Maschienen in Serienreife zu bringen, parallel zur Problemlösung des 10nm Nodes.
richtig, weil man eben geglaubt hat man schaffe alles mit DUV.
Daher mein Ursprungsbeitrag man hat zu spät auf EUV gesetzt. Eine parallele Entwicklung mit einem Prozess ohne Cobalt oder einen Prozess der schon EUV verwendet auch wenn man es mit DUV schaffen möchte hätte eben Jahre eingespart.
Convert schrieb:
Pat Gelsinger hat nicht beklagt, dass Intel die EUV-Maschienen zu spät bestellt hat. Pat Gelsinger hat beklagt, das die Firma die EUV-Maschienen zu spät zum Einsatz gebracht hat und stattdessen sich am Mehrfachpatterning und 10nm zu lange fest gebissen hat. Genau das hätte man vermeiden können, mit einem Plan B und Priorisierung von einem Node mit EUV-Maschienen statt Mehrfachbelbelichtung. Und genau deswegen hat Pat Gelsinger auch frühzeitig einen Intel 14A Prozess mit High-Na geplannt, statt die Ingenieure an einem 14A Prozess mit Double Patterning in EUV arbeiten zu lassen. High-NA-Maschienen sind zwar teurer, aber dafür hat mant die Double Patterning Fehler nicht. Beherrscht man also High-NA, hat man voraussichtlich bessere Yealds.
ja so macht man das natürlich.
