News Einmaliges Drei-Wege-Opteron-System gesichtet

[Meduna]

ist das doch total unverständlich,................
Was mich da aber noch mehr wundert, das der Opteron nur drei statt vier Links hat.

Besser drei Links + IMC als nur ein lahmer FSB für alles wie bei Gimpel siehs mal so.

Drei CPUs ist das Block-Bild sogar einfach zu zeichnen

Bei 4Way und 8Way bzw. Mehrsegmentsystemen wird das wesentlich unkomischer.
Da kommen einige Bridgecontroller dazu....

Drei Links habens bei AMD wohl aus einem Grund genommen.:
Einer jeder CPU für die Peripherie, die anderen zwei zur Kommunikation zwischen den CPUs, was bei 2n-Systemen auch Logisch ist.

Der dritte Sockel ist mit an Sicherheit grenzender Wahrscheinlichkeit für die Torrenza Erweiterung gedacht.

Fette Physik CPU rein zum Crysis spielen
Macher von Crysis beschweren sich schon, daß dauernd in Mund genommen werden in Bezug auf das ihre Spiel dann teureste Hardware braucht um auch nur starten zu können.

 

[MacroWelle]

Während in normalen Servern meist eine durch zwei teilbare Anzahl (zwei, vier, acht, usw.) an Prozessoren zu finden ist

Also auch sechs?

SCNR

(2^x-Sockel sind richtig, äh, normal)

 

[Yuri]

Man kann auch bei 4 Kernen alle Prozessoren miteinander verbinden

|---|
X-X-X
| | |
|-X-|

Die X sind die Kerne. Wo ist also das Problem? Jeder Kern ist mit jedem direkt verbunden?
Sind die also dumm oder ich?

 

[Meduna]

Sind die also dumm oder ich?

Wie schliesst dann andere Geräte an?

Bringt nämlich sehr viel wenn die CPUs mitsammen kommunizieren können, aber nicht mit der Umgebung

 

[Hansdampf12345]

@Forlorn
Das ist mir schon klar. Darum ging es mir ja auch nicht. Es war die Rede von "Quad-Core-Opteron-Prozessoren", und ich gehe mal stark davon aus, dass damit Barcelona gemeint ist. Und der kann mit DDR1 nunmal nichts anfangen.

So ein Blödsinn! Dem Prozessor ist ja mal sowas von EGAL, ob DDR1, DDR2 oder DDR3 drin steckt.

Der CHIPSATZ ist entscheidend!

 

[captfrag]

@25

Die letzten Jahre geschlafen?
Seit es den Athlon64 gibt, steckt bei AMD der Speichercontroller in der CPU und nicht mehr im Chipsatz.

 

[SonicAndSmoke]

So ein Blödsinn! Dem Prozessor ist ja mal sowas von EGAL, ob DDR1, DDR2 oder DDR3 drin steckt.

Der CHIPSATZ ist entscheidend!

Zufällig die letzten 4 Jahre hinterm Mond gelebt?

Der Chipsatz ist bei der K8 & K10 Familie nur noch für die I/O Anbindung zuständig. Durch den in der CPU integrierten Speichercontroller gibt nur der Prozessor die Rahmenbedingungen für den Speicherausbau an, der Chipsatz dagegen ist für die RAM Auswahl völlig Banane.

 

[ATIst]

Das board sieht eher so aus, als hätten ses ausm keller gekramt... wenn ich so en ding entwickeln würd, dann gleich richtig mit Sockel F un DDR2 DIMMs... heut holt sich doch kein enthusiastischer serveranbieter mehr veraltete hardware, wie soll man die denn bitteschön bewerben?^^

 

[Common-Dolphin]

Wenn ich hier sehe was die "Profis" so posten und was sie alles besser wissen als die Ingenieure, bekomme ich das Lachen so breit wie eine Autobahn.
Wenn hier nur die was schreiben würden welche Ahnung haben, wär der Thread wie die meisten anderen hier auch ..... LEER.