Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsFab 25 mit vier Phasen: TSMC startet den Bau der Chipfabrik für die A14-Fertigung
Knapp 50 Milliarden US-Dollar wird TSMC für die ersten Phasen der neuen Fab 25 investieren. Dort werden zukünftig „1,4-nm-Chips“ gebaut, wie es im Marketing heißt, wenn der neue A14-Prozess von TSMC beschrieben wird. 2028 könnte die Serienproduktion bereits starten.
Eine Anmerkung: Die CapEx gehen nicht in die Gewinn und Verlust Rechnung ein. Wenn die mit den CapEx gekauften Anlagen in Produktion sind, werden die Ausgaben als Abschreibungen amortisiert. AFAIU schreibt TSMC die Anlagen über 5 Jahre ab.
2028 klingt dabei überaus ambitioniert, denn nur drei Jahre Bauzeit für die dann vermutlich modernste Halbleiterfabrik der Welt sind vergleichsweise wenig. Im Schnitt dauert der Prozess in der Regel eher vier oder auch mal fünf Jahre.
Die Zeiten sind zu lang geschätzt. In Taiwan und Korea steht eine neue Fab oft in ca. 1Jahr plus 1 bis 2 Jahre für Equipment und Testproduktion. Da TSMC und die Kunden es eilig haben wird 2028 kein Problem darstellen.
Ich würde mir gerne eine solche Fabrik per Führung live anschauen - finde ich im Bezug auf Technik und der Bedeutung für die Welt(wirtschaft) sehr spannend!
Findet das eigentlich niemand bedenklich, weltweit fast die gesamte Produktion moderner Chips an einem einzigen Standort?
Ist ja schon fast ein Monopol, noch dazu gefährdet durch Chinas Ambitionen.
Findet das eigentlich niemand bedenklich, weltweit fast die gesamte Produktion moderner Chips an einem einzigen Standort?
Ist ja schon fast ein Monopol, noch dazu gefährdet durch Chinas Ambitionen.
Ich bin mir sicher, dass viele das bedenklich finden.
Da ich keine Ahnung habe, kann ich nur mutmaßen, warum TSMC die Produktion im wesentlich in Taiwan belässt.
-Druck auf USA hochhalten Taiwan im Ernstfall militärisch zu unterstützten, da die USA auch auf die Chips angewiesen wären
-Know-How im Land halten / Industriespionage erschweren
-Standortfaktoren in Taiwan für Produktion mutmaßlich besser (Kosten, Arbeitnehmerrechte)
Wahnsinn, was das für Summen für eine Fabrik sind. 50 Milliarden. Das Manhatten Projekt hat inflationsbereinigt 30 Milliarden gekostet. Aber zugleich auch faszinierend solch komplexe Technik zu sehen.
-Druck auf USA hochhalten Taiwan im Ernstfall militärisch zu unterstützten, da die USA auch auf die Chips angewiesen wären
-Know-How im Land halten / Industriespionage erschweren
-Standortfaktoren in Taiwan für Produktion mutmaßlich besser (Kosten, Arbeitnehmerrechte)
Ein Faktor, weshalb sie derzeit praktisch keine Konkurrenz haben. Alle mögliche Konkurrenten (Samsung, Intel, die Chinesen) haben derzeit andere Sorgen.
A14+ klingt ja wirklich interessant, Next Gen BSPD, dazu Next Gen Nano-Sheets.
Wahrscheinlich sauteuer aber auch unglaublich leistungsfähig, ob man von dem Prozess bei Zen 7 träumen könnte
Beim Wechsel von GAA-FET auf CFET könnte es AFAIU einen größeren Dichteanstieg geben, aber ansonsten wird es AFAIU mit diesen kleinen Schritten weiter gehen.
Die spannende Frage ist, wie geht es mit DRAM SRAM weiter. Waren die 18 % bei N2 ein Ausreißer nach oben oder geht es so weiter?
Aber ich habe noch im Hinterkopf das TSMC neulich was zu Trenchkondensatoren gesagt hat die man dort reinätzen kann wo bei regulären Chips eh nichts genutzt wird. Evtl. gibt es "bald" wieder DRAM-Caches.
hm also wird man das merken das die sprünge immer kleienr werden.Gut für Kunden wie für uns.Weil es kann ja nicht immer so weiter gehen.Irgendwann werden die Sprünge noch kleiner oder bis da mal mehr Leistung dabei raus kommt immer länger.
Man kann sich also aussuchen ob die Sprünge immer kleiner oder immer länger brauchen das es so weiter geht.Oder am besten beides gleichzeitig.ABer dann dürfte es für einige nnoch immer langweiliger werden.
Das ergibt sich aus deren Angaben für die Chip Density. Die ist nicht so weit weg von der Logic Density, also wird auch SRAM noch gut skalieren.
Sie geben hier die Definition leider nicht an. Das letzte mal hatte ich die bei einer N3/N3E Slide gesehen, da war die Chip Density definiert als 50% Logik, 30% SRAM und 20% Analog.
