@SV3N "...und liefert interessante Fotos von diversen Chips wie Meteor Lake, Ponte Vecchio und Sapphire Rapids zu machen."
Ich denke das "zu machen" ist überflüssig
Ich denke das "zu machen" ist überflüssig
News Fab 42: Intel gewährt seltenen Blick hinter die Kulissen
- Ersteller SVΞN
- Erstellt am
- Zur News: Fab 42: Intel gewährt seltenen Blick hinter die Kulissen
Viele verstehen einfach nur nicht was Intel kritisiert hat und reduzieren es auf "glued together".Rickmer schrieb:
Intel hat mit Bezug auf Epyc von "glued-together Desktop Dies" gesprochen und sich auf die Latenz bezogen.
Und sie hatten vollkommen recht. Die Latenzen waren absolut grottig und die Performance von Epyc mitunter einfach nur schlecht. Braucht man gar nicht schön reden. Intel hat die Kritik einfach nur schlecht verpackt.
Mit Zen 2 haben sie einen riesen Sprung gemacht und mit Zen3 und Wegfall der CCX auf einem Die noch weiter optimiert. Im Vergleich zu Zen 3 war das einfach nur Flickwerk.
Und man kann davon ausgehen, dass die Latenzen von Saphire Rapids ganz gut sein werden.
Fazit: Es kommt ganz einfach auf den Kleber an den man verwendet.
lynx007
Captain
- Registriert
- Feb. 2011
- Beiträge
- 4.065
Kleben ist halt auch eine "Notlösung". Warum sollte ich etwas kleben, wen ich etwas ohne kleben günstiger und besser also Monolith verwirklichen könnte. Und so sieht man halt sehr gut sowohl am Itanium wie auch Pentium 2, Zen, dass es manchmal notwendig ist für das angestrebte Produkt die CPU zu kleben, weil da einfach ein Markt da ist und weil der technische Stand nicht reicht alles zu vertretbaren Kosten auf einen Chip zu machen. Natürlich versucht der Mitbewerber immer den Makel im Konkurrenten Produkt hervorzuheben.Der Nachbar schrieb:
Viel interssanter war das hier. Wenn die Marketingabteilung für wenn auch immer einen Aufriss über etwas machen, was Ingenieure als brauchbare Technologie umsetzen und der Markt es nutzt, damit wir elektronische Dienstleistungen nutzen können. AMD hat mit dem Bulldozer Opteron übrigens auch geklebt.
Doch in Zukunft wird es vermutlich immer schwerer alles noch dichter auf einen einzigen Chip zu packen. So dass früher oder später allen nichts anders übrig bleibt als das Zeug zusammen zu kleben. Wobei Intels letzter Wurf ja sehr schön zeigt, das man auch mit neuen Arichtekuter Ideen auch noch innerhalb eines Dies viel optimieren kann.
Schlussendlich spielt das für uns als Konsumenten keine großé Rolle. Wichtig ist uns für den Kunden ja nur wieviel bekommmt er für sein Geld. Ob geklebt, geschweißt oder wieder als Monlith, am ende zählt halt nur der Preis.
ghecko
Digital Caveman
- Registriert
- Juli 2008
- Beiträge
- 26.093
Und das ist eben quasi nie der Fall.lynx007 schrieb:
Pro Waverfläche hat man je nach Prozess eine durchschnittliche Fehlerrate. Und ein Fehler ist ein punktuelles Ereignis.
Das bedeutet, je weniger Chips aus einem Wafer geschnitten werden, desto höher ist die Fehlerrate pro Chip.
Und das führt meist dazu, dass der Chip Ausschuss ist oder zumindest als ein Modell mit einer niedrigeren Marge wegen Teildeaktivierung verkauft wird.
Ein Wafer hat seinen Preis und je größer die Chips sind, desto weniger Chips pro Wafer auf die sich die Kosten verteilen. Und dazu kommt dann noch die deutlich höhere Ausschussrate pro Chip.
Deshalb ist es viel günstiger, einen großen Chip aus mehreren Chiplets zu fertigen anstatt aus einem großen Monolith.
eastcoast_pete
Lt. Commander
- Registriert
- Juni 2020
- Beiträge
- 1.165
Ich fand die CNET Berichterstattung eher dünn und dürftig, und sehr PR mäßig. Was fehlte, war etwas das ich weder im Artikel noch dem Video gesehen habe: wenigstens ein Scanner mit "ASML" Schriftzug, und zwar einer der ein EUV Scanner sein könnte. Intel can viel von EUV ("Intel 4") schwadronieren, aber solange sie nicht mindestens eine ASML EUV Kiste da stehen haben, ist das eher Wunschdenken. Also Intel: Zeigt her eure Scanner 😁
(Warum ASML? Zur Zeit der einzige Hersteller von EUV Scannern).
(Warum ASML? Zur Zeit der einzige Hersteller von EUV Scannern).
eastcoast_pete
Lt. Commander
- Registriert
- Juni 2020
- Beiträge
- 1.165
@ Xexex: Danke! Zumindest ist das von Dir verlinkte Video um Klassen informativer als das von CNET. Und, ja, ein ASML EUV Scanner wird gezeigt, aber eben in Intel's Oregon Fab, und dort, laut dem Video, zu Forschungszwecken betrieben. Daß Intel EUV experimentell am Laufen hat, stimmt seit geraumer Zeit; wäre eben schön gewesen, solche Scanner auch in der Chandler Fab in der aktuellen Produktion zu sehen. Denn dort sollen ja Meteor Lake usw produziert werden.
