Simonte schrieb:
Samsung verschiebt
mehr musste ich nicht lesen...
Es kommen so viele News aus Korea, da kann man sich die passenden aussuchen. Die meisten News stimmen so oder so nicht.
Der interessante Teil der News war so oder so dass der Exynos 2500 endlich in HVM ist. Dies basiert wenigstens auf der Website von Samsung.
Schauen wir Mal was unabhängige Tests des Galaxy Z Flip 7 ergeben. Vor allem bei der Effizienz. Eigentlich sollte Samsung 3 nm dank GAA-FET den Rückstand zu TSMC N3E/P wettgemacht haben. Aber da kommt ja bald N2
Ayo34 schrieb:
Das ist relativ. TSMC macht vor allem mal EXTREM viel Gewinn und dann ist es auch leicht Geld für Forschung und Co. zu finden.
Der Gewinn von TSMC kommt aus den niedrigen Fertigungskosten.
Bei TSMC laufen auch noch schon längst abgeschriebene Fabs mit guter Auslastung und niemand baut auch nur annähernd so viel Kapazität für neue Nodes wie TSMC auf. Die Skaleneffekte sprechen für TSMC.
Ayo34 schrieb:
Und dann war Jahrzehnte Intel führend und TSMC hat ja Intel quasi erst 17/18 irgendwann überholt. Ist also noch gar nicht so lange her.
Es sind längst vergangene Zeiten, die nie wiederkehren.
Damals war Intel das dominierende Halbleiter-Unternehmen und TSMC deutlich kleiner. TSMC hatte in Q1 2025 den doppelten Umsatz von Intel. Intel ist überhaupt nicht in der Lage eine auch nur halbwegs vergleichbare Fertigungskapazität wie TSMC für einen neuen Node hochzuziehen.
Bei Intel geht es nur darum, ob Intel die Halbleiterfertigung erhalten können und ob Intel überhaupt noch bei der Entwicklung der neuen Nodes mitmischen kann.
Ayo34 schrieb:
Ich denke es hatte auch einfach etwas mit "Glück" zu tun, dass Intel mit 14/10nm hin zu 7nm massive Probleme über Jahre hat und gefühlt einfach stehen geblieben ist. Wäre das nicht passiert,
14 nm war verspätet aber vollkommen OK. Als 14 nm bei Intel in HVM ging hatte Intel 1 1/2 Nodes Vorsprung vor den Foundries. Intel hat es lange nicht geschafft 10 nm in HVM zu bringen.
Das ist Intel erst 2021 mit Intel 7 in vollem Umfang gelungen. Da hatte Intel einen Rückstand von von 1/2 Nodes. Intel 18A entspricht eher N3P als N2, hat aber BSPDN das TSMC erst mit A16 bringt. Wobei die BSPDN umsetzung von TSMC A16 aufwändiger aber besser als die Power Via von Intel sein soll.
Ayo34 schrieb:
hätte TSMC viel weniger Gewinn gemacht, hätte viel weniger für neue Fabriken und Forschung ausgeben können und eventuell wäre jetzt alles ganz anders.
Intel hat schon ca. 10 Jahre zuvor angefangen bei den Investitionen für neue Fabs zu geizen. Intel hat die Produkte alter Nodes bei TSMC fertigen lassen, die Maschinen eingemottet und die Reinräume mit neuen Maschinen ausgerüstet. Also im Klartext die abgeschriebenen Maschinen von TSMC ausgelastet.
Ayo34 schrieb:
Und dann ist Intel und Samsung auch nicht so weit entfernt. Ein guter erfolgreicher Schritt und man ist wieder vorne dabei. Problem ist einfach, das die zweitbeste Fertigung schon keiner mehr will für Premium-Produkte.
Das Problem ist, dass zur Fertigung weit mehr dazugehört als eine ausgerüstete Fab und ein Prozess zu haben.
Weder Intel noch Samsung können etwas vergleichbares zur
Open Innvation Plattform bieten. TSMC setzt den Standard was PDKs angeht. Alle Toolhersteller wollen für TSMC Prozesse anbieten. Alle IP-Hersteller wollen für TSMC Prozesse anbieten. Andere Foundries
Samsung hat das Vertrauen der Halbleiterbranche verspielt. Deshalb hat Samsung keine relevante Kunden für 3 nm und 2 nm.
Intel hat bisher nur 18A soweit dass Kunden darauf entwickeln können. Aber im Gegensatz zu den Behauptungen von Pat Gelsinger, hatte Intel kein nennenswertes Volumen von externen Kunden. Das ist IMO der Grund warum Pat Gelsinger in den Ruhestand geschickt wurde. AFAIK gibt es bis heute einiges an Testchips aber keine Fertigungsaufträge.
Es ist dringend erforderlich, dass Intel 12+, das Intel in Zusammenarbeit mit UMC erstellt, bald fertig wird und Fertigungsvolumen bringt.
Gamefaq schrieb:
Alle Grafikkarten Hersteller nutzen aktuell TSMC 5n Während bei den neusten Smartphones in den Flaggschiffen TSMC 4n zum Einsatz kommt.
Die Bezeichnungen bei TSMC sind entweder 5 nm, 3 nm oder 2 nm oder N5, N4, N3, N2.
4N war ein "Gag" von Nvidia, "for Nvida"
Gamefaq schrieb:
Aus dem gleichen Grund ist ja auch Apple komplett zu TSMC gewechselt weil die bei Samsung gefertigten Apple SoC Modelle die Technisch eigentlich identisch sein sollten (Ausstattung ja , Geschwindigkeit nein) zu denen vom TSMC langsamer waren und Apple somit die TSMC Modelle künstlich per Software einbremsen/runter Takten musste damit Kunden Apple nicht verklagen könnten weil sie ein "langsameres" Modell als Beworben verkauft bekommen haben.
Bei 16/14 nm bekam Samsung nur deshalb nochmal eine Teil des Fertigungsvolumens, weil TSMC zu wenig Kapazität aufgebaut hatte. Diesen Fehler hat TSMC nicht wiederholt.
Im übrigen, treibt Apple, die für jedes Iphone einen neuen Prozess wollen, TSMC an.
ich_nicht schrieb:
Kann jemand noch mal ne Grafik schicken, wo sie da genau 1 oder auch 2 nm messen?
Hat denn jemand behauptet die Namen der Prozesse wären Maße?
Das die Namen den Maßen entsprochen haben, ist schon lange Geschichte.
Saviourself182 schrieb:
Ich glaube aber dass die nvidia gerade einen optimierten 5nm prozess nutzt und da wäre samsungs 3mm sicher der bessere wenn sie denn so große chips schon herstellen könnten.
Schauen wir Mal was unabhängige Tests des Galaxy Z Flip 7 ergeben.
Offensichtlich hat sich kein externe Kunde gefunden, der einen größeren Die in diesem Prozess fertigen lassen will.
ruthi91 schrieb:
Aber es ist auch einfach verwirrend geworden, seitdem TSMC ihre Prozesse in drölfzig Variationen auflegt
Bei 7 nm war es unübersichtlich, weil es das Wirrwarr mit N7+ und N7P gab.
Bei 5 nm und 3 nm ist es eigentlich übersichtlich,
Standardprozesse sind:
- N5, N4, N4P, N4C
- N3, N3E, N3P, N3C
Es gibt im Jahresabstand kleinere Optimierungen der Prozesse.
N4X und N3X in Prozesse die höhere Spannungen vertragen und darüber höhere Frequenzen erreichen. der Nachteil sind aber höhere Leckströme. Ich kenne kein Produkt das einen dieser beiden Prozesse einsetzt.
ruthi91 schrieb:
und Intel auch noch Öl ins Feuer gegossen hat mit ihren Fertigungsnummern die einfach nur Luftnummern sind und Konkurrenzfähigkeit suggerieren sollen.
Die Foundries haben doch beim 20 nm Node damit angefangen. Sie hingen mit der Skalierung hinterher und vor allem bei den Fin-FET. Obwohl es nicht machbar war haben die Foundries 20 nm noch mit Planartransistoren gemacht. Das Resultat war ein schlechter Prozess. Als sie bei 20 nm dann endlich mit Fin-FET fertigen konnten, nannte Samsung den Prozess 14 nm und TSMC 16 nm.
ruthi91 schrieb:
Macht vermutlich auch Sinn in kleineren und fokussierteren Schritten vorzugehen und nicht mehr wie früher à la 90nm-65nm-45nm....
Witzigerweise fängst Du bei 90 nm an, dem letzten Node bei dem das Dennard Scaling noch funktioniert hat. Danach war die gute alte Halbleiterwelt vorbei, und neue Wege mussten gefunden werden. Einfach kleiner machen ging nicht mehr ohne neue Wege zu finden die Leckströme in den Griff zu bekommen.
Auch die Sprünge zwischen den Nodes sind heute nicht mehr das was sie damals waren, oder was die Namen suggerieren. Eine Skalierung eine Länge um 0,7 bedeutet für die Fläche eine Skalierung um ca. 0,5. Oder anders betrachtet eine Verdoppelung der Transistordichte zwischen den Nodes. Das wird nicht mehr erreicht.
Das vorhersehbare Ende des Dennard Scaling
https://community.cadence.com/cadence_blogs_8/b/breakfast-bytes/posts/gomac-gargini
Die Folie von Paolo Gargini zeigt warum es die Roadmaps für Halbleiterprozesstechnik gibt. Man muss rechtzeitig erkennen, wann man gegen die Wand fährt. Dann bleibt genügend Zeit um einen Weg um die Wand zu finden.
Paolo Gargini ging 1994 zur NTRS weil er das Problem mit dem Ende des Dennard Scaling kommen sah.
Diese Folie hat Paolo Gargini im Jahr
1997 im Rahmen des NTRS erstellt:
Also schon 1997 war klar dass es keine 10 bis 20 GHz CPUs geben wird
Gag am Rande:
https://semiwiki.com/forum/threads/...g-i-e-dennard-scaling-ending.16511/post-54324
PS.: Paolo Gargini war lange Jahre bei Intel für die Fertigung der X86-Prozessoren verantwortlich
ruthi91 schrieb:
Da ist noch so viel "unknown" und dann steht in manchen News oder Dokumenten 4N anstatt N4 und fertig ist die Verwirrung.
Bei den Planartransistoren war man noch sehr freizügig mit den Daten der Transistoren. AFAIK ist es bis 28 nm möglich mit den Masken zu einer anderen Fab zu gehen.
Mit der Einführung von Fin-FET hat sich dies grundlegend geändert. Die Fabs werden von Node zu Node veschlossener was die eigentlichen Daten der Transistoren betrifft. Aus diesem Grund sind ab 14 nm/16 nm die Tabellen bei Wikipedia und WikiChip immer lückenhafter geworden.
Es gibt Firmen (TechInsights) die die Chips analysieren und die Werte ermitteln. Aber diese Werte stehen nur in Berichten, die hinter Bezahlschranken stehen. Ab und zu gibt es Zuckerli.
ruthi91 schrieb:
Ich denke wir können uns drauf einigen, dass die Hersteller je nach Produktkategorie und Konkurrenzsituation das "beste vom besten" bei TSMC nehmen.
Wie gesagt, es geht nicht nur um den Prozess, es geht um das PDK, die verfügbaren Tools und die verfügbare IP.
Eine weietre entscheidende Änderung die Fin-FET brachte: Das Prozess Design Kit (PDK) wird von den Foundries bereitgestellt, damit die Kunden ihre Chips designen können. Damit sind die Kundendesigns an das PDK dieser Foundry gebunden. Wenn sie ihren Chip bei einer anderen Foundry fertigen lassen wollen, müssen sie ihren Chip mit dem PDK der anderen Foundry nochmal designen.
Hinzu kommt, dass bei den heutigen Chips mit Milliarden Transistoren so gut wie jeder auf IP von Drittanbietern angewiesen ist. Wie gesagt hat TSMC das größte Angebot an IP von Drittanbietern.
oder man hat gehofft das man bis zum erreichen der Grenze Lösungen gefunden hat. Glücklicherweise wurde der Pentium M in Israel entwickelt und darauf der Core (Duo).
