News Für kleinere Zen-6-Epyc-CPUs: AMDs neuer Sockel SP8 besitzt 5.572 Kontaktflächen

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
19.902
  • Gefällt mir
Reaktionen: fckzensur, Dittsche, the_IT_Guy und 8 andere
Wofür werden so viele weiteren Pins benötigt?

Mehr Power?
Oder ist nennenswert IO hinzugekommen?
 
Der Helios Demo Rack hat ja mal perfektes Kabelmanagement. So sauber hab ich das noch nie gesehen! Könnts noch schnell ein Foto unterm Röckchen.. äh von hinten machen? :o
 
  • Gefällt mir
Reaktionen: fckzensur
steirerblut schrieb:
Der Helios Demo Rack hat ja mal perfektes Kabelmanagement. So sauber hab ich das noch nie gesehen!
Es gibt ja ein paar "Cableporn" Bilder aus Rechenzentren die immer wieder mal durchs Internet geistern.
Da ist das Helios Rack im Vergleich sogar ziemlich schludrig verkabelt :D Vorallem die Kabel ganz oben im Rack liegen nur in den Buegeln.

Aber so ist das immerhin realistisch, denn ein schoen gebundener Kabelbaum sieht zwar gut aus, aber wenn man mal was tauschen muss ist der schnell aeusserst unpraktisch.
 
  • Gefällt mir
Reaktionen: fckzensur, MalWiederIch, steirerblut und 2 andere
1775036535367.png

Dieses zufriedene Grinsen flasht mich jedes mal aufs Neue. :D
 
  • Gefällt mir
Reaktionen: MalWiederIch, steirerblut, dualcore_nooby und 3 andere
Bei OpenBenchmarking gab es übrigens die ersten Einträge mit SP7 Boards, Nigeria (2P), Congo (1P) und Kenya (1P). https://www.computerbase.de/forum/t...sa-su-jeder-will-venice.2266978/post-31412152

Wie gut man den Einträgen trauen kann ist unklar, da je CCD 64 MByte L3 ausgewiesen wird und PCIe als Gen 5 gemeldet wird.

Was auffällt ist dass die Einträge mit 4 GHz gelöscht wurden während die mit 3,52 GHz weiter verfügbar waren.
Ergänzung ()

Ach ja AMD hat wieder Mal zu AI Jubel Tagen eingeladen am 22. und 23 Juli 2026. IMO wird venice spätestens dann vorgestellt.

https://www.amd.com/en/corporate/events/advancing-ai.html
 
Zuletzt bearbeitet:
ETI1120 schrieb:
Ach ja AMD hat wieder Mal zu AI Jubel Tagen eingeladen am 22. und 23 Juli 2026. IMO wird venice spätestens dann vorgestellt.
Der Termin passt ja gut zu dem, was AMD bislang angesagt hat. Dann wird das vermutlich das große Helios-Launch-Event (also mit allem, inklusive Venice und MI400).
 
  • Gefällt mir
Reaktionen: fckzensur
Japp wird es.
Eher geht halt nicht, weil die 6 Wochen vorher alles durch Fußball-WM blockiert ist und davor direkt Computex stattfindet. Die WM endet am 19., dann sind Hotels und Städte in den USA wieder leer. Deshalb ist es dieses Jahr aber eben einen Monat später als letztes Jahr :D
 
War letztes Jahr genau so. Da fand das AI-Event 4 Tage nach der Computex statt - deshalb bin ich nicht hingeflogen^^
Heutzutage macht jeder Hersteller bei solchen dingen sein eigenes Event. Klar wird zur Computex auch schon was laufen, aber die große Bühne ist eben ihr Event.
 
  • Gefällt mir
Reaktionen: stefan92x
stefan92x schrieb:
Was ja auch normalerweise ein guter Launch-Termin wäre. Aber so wichtig, wie das ganze für AMD ist, macht ein eigenes Event halt auch mehr Sinn.
Es ist halt mehr als nur die Vorstellung, AMD versucht das auch zu einer Mini-Konferenz zu machen. 2025 war alles noch an einem Tag. Dieses Jahr sind es 2 Tage.
 
stefan92x schrieb:
Mehr Speicherkanäle SP5 -> SP7 geht von 12 auf 16
Das erklärt nur 256 (oder ein paar mehr) der zusätzlichen 1440 Pins...

Gleichermaßen braucht PCIe auch nicht unendlich viele Pins.
 
Oft werden viele Pins auch absichtlich frei gelassen für Spätere Generationen!
Vielleicht haben sie die Grösse des Chips genommen und einfach alles gefüllt. Lieber Reserve als zwingend neuen Sockel zu machen müssen.

Btw... gibts die Helios Racks auch ohne Redakteur zu kaufen oder ist der immer mit dabei?
Bei dem Preis eigentlich schon oder?
 
  • Gefällt mir
Reaktionen: Volker
Interessant, auch wenn Threadripper für mich nie ansatzweise infrage kam. Statt SP8 wird es natürlich für Threadripper wieder einen physisch identischen, aber elektrisch inkompatiblen Nachfolger von sTR5 geben.

Vor allem interessant, aber auch ärgerlich für bisherige Systeme, dass es einen neuen Sockel geben wird, man aber immer noch bei DDR5 bleiben wird, wenn auch mit durch MRDIMM deutlich gestigerte Bandbreite. Ist natürlich fraglich, ob es weiter getrennte Threadripper für 4- und 8-Kanäle geben wird und ob beide MRDIMM unterstützen.

Das bedeutet aber dann, dass man mit der "Highend"-Plattform sTR5 wieder genauo gekniffen ist, wie damals bei TR4, wo für Threadripper 3000 (und nur Pro 5000) zwei neue Sockel eingeführt wurden, während Ryzen 3000 und 5000 noch in der ersten Generation AM4-Mainboards laufen?
Zen6 wird denfinitiv noch für AM5 erscheinen, Zen7 wird man sehen, sTR5 wieder nur zwei Generationen - absolut genial AMD!
Oder man lässt den MRDIMM-Support und doppelten IOD für Threadripper weg und bleibt bei sTR5?

Interessant ist für mich überhaupt, dass AMD auf MRDIMM setzt, was ja eine Entwicklung von Intel ist, nachdem man von AMD im letzten Jahr erst etwas von einem eigenen, aber von der Idee her sehr ähnlichen Standard gehört hatte (Name vergessen). Absolut logisch und für die Industrie sinnvoll, sich auf einen Standard zu einigen.
 
Tigerfox schrieb:
Interessant ist für mich überhaupt, dass AMD auf MRDIMM setzt, was ja eine Entwicklung von Intel ist
Nicht ganz. MRDIMM ist ein JEDEC-Standard. Du denkst an MCRDIMM, was Intel-exklusiv war. Im Prinzip das gleiche, nur war MCRDIMM halt früher fertig.
 
  • Gefällt mir
Reaktionen: danyundsahne
Zurück
Oben