News Intel: Erste Details zu 6-Kern-Westmere-CPU

[CHAOSMAYHEMSOAP]

Der Cache muss kleiner werden.

Und genau das wird nicht passieren, denn mehr Kerne = mehr Cache, da jeder Kern mindestens seinen L1 mitbringt. L2 und L3 kann man aufteilen, aber weniger Cache als bei aktuellen CPUs wird es nicht geben.

 

[Crystal]

Nicht Cache von der Menge (MegaBytes etc.) sondern von der realen Größe auf dem Die. Also die Abmessungen. Denn der Cache nimmt haufenweise Platz ein, erzeugt somit auch Unkosten und Abwärem..

Wenn man einen weg findet (z-buffer/ram wäre einer) um bei gleicher realen Flächengröße mehr an MBs speichern zu können oder andersrum bei gleicher Menge MBs kleinere Fläche, so wären wir wenigstens etwas weiter. Darum geht es. Effizienter die teure Fläche zu nutzen.

Seht euch nur das Bild an: L3 Cache. Der Cache nimmt etwa 1/3 der Fläche. Nur Speicher. Die Kerne ja, viel Logic, sehr Komplex das ganze, aber nur der Cache nimmt 1/3 des Platzes ein.

Aber eins muss man sagen:

6 kerne bei 240mm²... 32nm scheinen es echt drauf zu haben.

Das hat was! Da könnte man glatt einen 12 Kerner direkt basteln Scheinbar funktioniert es ja so einfach bei Intel "Clarkdale-Zwei-Kern-Prozessoren, die eine Die-Größe von 81 mm² besitzen" x3 = Sechs Kerner bei 240mm²~ dann könnten die glatt das ganze 6x nehmen (asugehend vom Clarkdale 2 Kerner) 12 Kerne 480mm²~

 

[BobbyBest]

Eine kleinere Die-Fläche bedeutet natürlich auch eine höhere Ausbeute. Damit kann man offensichtlich gut Schwierigkeiten bei neuen Fertigungstechniken ausgleichen.

BTW: Wo lässt Intel 32nm fertigen?

 

[JanEissfeldt]

Bei sich selber Da gabs ja auch mal den Spruch von'nem Amdler, dass nur echte kerle Fabs haben.

 

[Floletni]

Intel hatte da mal nen Bild wo sie ihre 32nm Fabriken gezeigt haben und welche die umgerüstet werden. Glaub zwei davon sind in Oregon.