Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsMicrons neue Speichertechnik 20 Mal schneller als DDR3?
typo:
ich hab mich schon gewundert, warum der recht schnelle DDR3-Arbeitsspeicher im Vergleich zum L3 Cache immer noch 10x langsamer ist (im Durchsatz laut memtest86+)
cache besteht aus SRAM (statisch, ein flipflop aus z.b. 6 transistoren)
arbeitsspeicher besteht aus DRAM (dynamisch, ein kondensator und ein transistor)
den kondensator aufzuladen und zu entladen dauert nunmal... dafür gibts DRAM in höherer packungsdichte als SRAM.
Wird das nicht ehr als RAM bzw. Cache für die integrierte GPU dienen? Der CPU noch ein Level 4 zu spendieren, dürfte die Cachehits auch nicht mehr so großartig steigern.
Nightspider schrieb:
Falls dies bei Ivy Bridge schon genutzt wird, wäre es durchaus möglich die reine CPU Power durch den VRAM um einige Prozente zu steigern.
Wenn Intel diese oder eine andere Art von RAM bringt und normales DDR3 RAM und normales RAM nicht mehr unterstützt, dann soll das ganze wohl ehr die schwachen Margen der RAM Hersteller verbessern als die Leistung der Rechner. Aber mit RAMBUS ist Intel da schon einmal auf die Nase gefallen und wird sich sowas gut überlegen, zumindest solange der Wettbewerb auf dem Markt noch funktioniert.
cache besteht aus SRAM (statisch, ein flipflop aus z.b. 6 transistoren)
arbeitsspeicher besteht aus DRAM (dynamisch, ein kondensator und ein transistor)
den kondensator aufzuladen und zu entladen dauert nunmal... dafür gibts DRAM in höherer packungsdichte als SRAM.
Falsch. Soweit mir bekannt wird nur der Level 1 Cache aus SRAM und höchstens noch der Lvl 2 Cache aus SRAM realisiert. SRAM ist sau groß und schweine teuer bei CPUs. Ich glaube das was zB. AMD mal verbauen wollte war Z-RAM. Die geringeren Cache-Stufen dürfen langsamer sein, bieten dafür jedoch deutlich mehr Platz.
Deswegen realisiert man ja vers. Cache-Hirarchien.
Holt schrieb:
Wird das nicht ehr als RAM bzw. Cache für die integrierte GPU dienen? Der CPU noch ein Level 4 zu spendieren, dürfte die Cachehits auch nicht mehr so großartig steigern.
Wenn Intel diese oder eine andere Art von RAM bringt und normales DDR3 RAM und normales RAM nicht mehr unterstützt, dann soll das ganze wohl ehr die schwachen Margen der RAM Hersteller verbessern als die Leistung der Rechner. Aber mit RAMBUS ist Intel da schon einmal auf die Nase gefallen und wird sich sowas gut überlegen, zumindest solange der Wettbewerb auf dem Markt noch funktioniert.
Na klar ist der DRAM für die GPU. Aber wenn man die GPU nicht nutzt, könnte die CPU ebenfalls darauf zugreifen.
Somit könnten beide vom DRAM Onboard profitieren!
Falsch. Soweit mir bekannt wird nur der Level 1 Cache aus SRAM und höchstens noch der Lvl 2 Cache aus SRAM realisiert. SRAM ist sau groß und schweine teuer bei CPUs. Ich glaube das was zB. AMD mal verbauen wollte war Z-RAM. Die geringeren Cache-Stufen dürfen langsamer sein, bieten dafür jedoch deutlich mehr Platz.
Deswegen realisiert man ja vers. Cache-Hirarchien.
Meines Wissens wird in den CPUs kein DRAM verbaut, alle Caches sind SRAM. Der der aber, wie Du schreibst viel Platz benötigt, wird er eben bei den Verschiedenen Caches (L1, L2, L3) unterschiedlich ausgelegt, denn je nach Dimensionierung der Transistoren ist er schneller oder sparsamer und kleiner. Der L1 logischerweise auf Geschwindigkeit ausgelegt, die Größe und der Stromverbrauch spielen also weniger eine Rolle, der L3 dann auf kleine Strukturen und sparsamen Verbrauch, weil man ja recht viel davon hat und der L2 dazwischen. Nicht umsonst nimmt ja gerade der Cache einen großen Teil der Die einer CPU ein.
Kann aber durchaus sein, dass man dies inzwischen geändert hat und den Preis des Refreshen von DRAM in Kauf nimmt.
Die Meldung ist schon paar Jahre alt. Ob AMD Z-RAM jemals genutzt hat weiß ich nicht.
Mittlerweile habe ich erfahren das ursprünglich schon für Sandy Bridge der Stacked-DRAM Onboard geplant war und dieser definitiv auch für die CPU genutzt werden sollte.
Hm, jo. Scheint zu stimmen. DRAM wird nur bei IBM verwendet und sonst sind L1 bis L3 wohl aus unterschiedlich schnellen SRAM Zellen die unters. angesprochen werden.
