News TSMC CoPoS ergänzt CoWoS: Der Wechsel auf bis zu 750 × 620 mm große Panels steht an

[Volker]

TSMC bereitet den schrittweisen Übergang der aktuellen Packaging-Technologie CoWoS auf das Panel-Package-Format CoPoS vor. Panel erlauben zum Teil viel größere Lösungen, neben dem zuvor berichteten Format von 310 × 310 mm wird es auch Größen mit einer Fläche von 515 × 510 mm und sogar 750 × 620 mm geben.

Zur News: TSMC CoPoS ergänzt CoWoS: Der Wechsel auf bis zu 750 × 620 mm große Panels steht an

 

[Weltraumeule]

Jetzt verstehe ich wie sich O'Neill und Co. fühlen müssen, wenn Carter versucht etwas zu erklären...

 

[Krik]

@Weltraumeule
Siehst du das hier?

Das geht zukünftig noch größer.

Keine Ahnung, ob diese Vorstellung stimmt, aber so stelle ich mir das vor.

 

[stefan92x]

@Krik ja kurz zusammengefasst bedeutet das hier einfach nur "Chip Packages können größer werden"

 

[Ganjafield]

Packaging Pläne auf der Insel bis nach 2029? Was bis dahin noch Alles passiert mit so einem netten Nachbarn?

 

[ETI1120]

@Krik ja kurz zusammengefasst bedeutet das hier einfach nur "Chip Packages können größer werden"

Der zweite Aspekt ist dass mehr Substrate für Packages auf einmal gefertigt werden. Das reduziert die Kosten, weil viele Arbeitsschritte auf das gesamte Panel angewendet werden können.

Es gibt natürlich auch Schritte wo es nicht geht wie beim Platzieren der Dies.

 

[~Rake~]

Dann hoffen wir mal das wir als Kunden noch davon profitieren können bevor wir ins Dark Age eintauchen wenn Taiwan überfallen wird

Ich werde die nächsten Jahre meine Hardware genau deswegen auch immer schön aktuell halten

 

[ReactivateMe347]

Was war eigentlich der ursprüngliche Grund, auf runde Wafer zu setzen? Ich meine die Chips waren ja schon immer eckig und der Verschnitt entsprechend groß. Klar wird der Verschnitt bei größeren Chipa immer mehr, aber es muss ja einen guten Grund für die Runde Form gegeben haben?!

 

[<jhk>]

@ReactivateMe347 Falls du nach dem Grund fragst warum Wafer generell Rund sind, das liegt am (afaik alternativlosen) Herstellungsverfahren:
https://www.leifiphysik.de/elektronik/einfuehrung-die-elektronik/ausblick/silizium-kristall

 

[Krik]

@ReactivateMe347

@M4deman
Weil die Siliciumkristalle zylindrisch wachsen. Dann werden sie in Waver geschnitten.

Klick ruhig auf den Hoch-Pfeil. In dem Thread wird noch mehr erklärt.

 

[Chaosbreed]

Warscheinlich nix für den normeln Kunden. Die Massenware wird noch auf den alten Maschinen laufen, die sind ja schon abbezahlt. Hier laufen nur KI und Serverchips vom Band.