Warum Chipfläche nicht einfach vergrößern?

[RayAlpha]

Hallo,

ich habe vorhin folgenden Artikel gelesen:

Ampere A100 GPU: KI-Berechnungen 2.000 Prozent schneller

Zitat:
"Die A100 GPU soll 54 Milliarden Transistoren auf einer Fläche von nur 815 mm² beherbergen."

Warum vergrößert man, bei solch spezialisierten Anwendungen, nicht einfach die Chipfläche um mit mehr Transistoren arbeiten zu können? Beispielsweise 108 Milliarden Transistoren auf 1630mm2. Oder um es ganz krass zu machen 270 Milliarden Transistoren auf 4075mm2. Ich kenne mich damit absolut nicht aus aber bin mir sicher, dass es dafür einen Grund geben muss. Vielleicht weil die elektrischen Signale sonst einen zu weiten Weg haben? Aber wird das dann nicht durch die Anzahl der Transistoren wieder ausgeglichen? Und warum werden noch keine 3D Chips gebaut die (sollte der Signalweg das Problem sein) dieses Problem locker umgehen könnten?

 

[Zipfelklatscher]

Damit die Ausbeute an Chips pro Wafer höher ist. Und je höher die Ausbeute, um so größer die Gewinnmarge.

 

[Lord_Dragon]

Zudem kannst du damit Ressourcen sparen. Siliziumhaltiger Sand ist nicht unendlich verfügbar. Das und der Hintergrund, das es immer kleiner und dünner wird, zwinkt aber auch zum suchen nach neuen Methoden oder Ressourcen. Bspw gibt es inzwischen einen läuffähigen Prototypen aus Kohlenstoffröhrchen.

Desweiteren hat es den Vorteil, das die Endgeräte ebenfalls immer kompakter werden können. Sonst würde es zB heute keine Smartphones geben, wenn die Chips immernoch so riesig wären.

 

[RayAlpha]

Und je höher die Ausbeute, um so größer die Gewinnmarge.

Desweiteren hat es den Vorteil, das die Endgeräte ebenfalls immer kompakter werden können. Sonst würde es zB heute keine Smartphones geben, wenn die Chips immernoch so riesig wären.

Bitte richtig lesen:

Warum vergrößert man, bei solch spezialisierten Anwendungen, nicht einfach die Chipfläche

Was interessiert mich die Gewinnmarge oder Endgeräte?! Es geht hier um die Erforschung von KI. Da werden sich auch Abnehmer finden lassen die Mio. für einen potenten Chip ausgeben würden der so groß wäre wie ein Fußballfeld.

 

[areiland]

Dann müssten die für ihre Superrechner jedesmal immer noch grössere Hallen bauen. Ausserdem verspricht die Unterbringung von mehr Transistoren auf gleicher Fläche höhere Energieeffizienz, durch kleinere Strukturen veranlasst.

 

[ZeT]

Weil es vermutlich mehr Sinn ergibt mehrere Chips parallel zu schalten als einen großen zu bauen.

Stell dir nen Güterzug vor. Die schalten auch mehrere Loks parallel um die Last ziehen.

 

[S.a.M.]

der Grund, dass das Element Silizium Mangelware ist stimmt nicht.

Siliziumhaltiger Sand ist nicht unendlich verfügbar. Das

Sicher, jeder Rohstoff ist endlich. aber eins is auch sicher, Silizium wird nicht ausgehen, denn

die Erdkruste besteht zu etwa 25,8 Gewichtsprozent aus Silicium; damit ist es das zweithäufigste chemische Element nach dem Sauerstoff.

Quelle: https://de.wikipedia.org/wiki/Silicium

Das Silizium in Reinform herzustellen ist sehr aufwändig und teuer, aber im steckt im Preis der Chips ja auch mit drin.

 

[Ranayna]

Wie @Zipfelklatscher schon sagte, ist einer der Hauptgruende der Wafer-Ertrag.
Bei der Chipherstellung gibt es immer eine gewisse Fehlerquote. Der Raum kann noch so rein sein, irgendwelche Elemente gehen immer schief.
Je kleiner der Chip ist, desto mehr gesamte Flaeche des Wafers ist anschliessend nutzbar. Gegenebenfalls kann man den betroffenen Chipteil deaktivieren, wie es zB bei CPU cores gemacht wird, ist aber ein essentieller Part des Chips betroffen ist er nur noch Schrott.

Ein anderer Grund ist aber auch, das eine groessere Chipflaeche das Kuehlen des fertigen Chips erschwert. Es gibt dann in der Regel fuer den Gesamtchip wesentlich mehr Stromaufnahme pro Flaeche, was den Auffand fuer die Kuehlloesung deutlich erhoeht.

Signallaufzeit innerhalb des Chips kann ebenfalls zum Problem werden, aber das ist sie Teilweise schon jetzt bei hoch getakteten, grossen Chips. Da kann man dann separierte Interconnects auf dem Chip haben, aber dann kann auch gleich mehrere separate Chips ohne starke weitere Verluste einsetzen.

3D Chips werden ja im Endeffekt schon gebaut. Nagelt mich nicht fest, aber ich glaube das Teilweise schon ueber 80 Layer in Flash/NAND Chips stecken koennen. Die werden aber alle separat gefertigt und erst zum Schluss uebereinandergestapelt. NANDs sind dabei relativ unkomplizierte, und vorallem gleichfoermige Strukturen, da hat man das inzwischen gut im Griff. Aber auch hier gilt, insbesondere bei "Rechenchips", dass dieses Vorgehen das Kuehlen deutlich erschwert.

 

[cgs]

Die Warscheinlichkeit, daß der Chip einen Defekt hat steigt dramatisch mit der Chipfläche. Die Prozesskosten sind für einen Wafer konstant. Mehr Chips=weniger fehlerhafte Chips.