Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
News10-Core-SoC: MediaTek Helio X20 kommt mit High-End-GPU von ARM
MediaTek hat weitere Details zu seinem für Ende des Jahres geplanten High-End-SoC Helio X20 bekannt gegeben, der intern die Modellnummer MT6797 trägt. Bisher war bekannt, dass sich der Bereich CPU aus einem neuartigen Tri-Cluster zusammensetzt, jetzt sind auch Details zu Grafik und Speicher des Chips veröffentlicht worden.
High End ist das aber nicht, nur weil es bei MT ganz oben steht. Daran ist ja so gar nichts High End - nicht Speicher, nicht Fertigung, nicht Kerne, nicht GPU. Aber es ist offensichtlich ein Schritt aus dem Billigsegment heraus. Als nächstes erwarte ich eine GCN GPU und mittelfristig einen eigenen CPU Kern.
Jetzt dachte ich an 2 custom ultra high performance cores, 4 reguläre high performance und 4 reguläre low performance.
Aber das hier ist ein witz. Zumal man die 4 a53 auch einfach hätte untertakten können.
Irgendwie sehe ich den Sinn dieser zwei Quad-A53 nicht so wirklich, falls nur zwischen den Verbunden gewechselt wird. Anstatt Zwischen A53-2ghz und A53-1.4 Ghz zu wechseln könnte man doch einfach runtertakten...
Oder ist es so gedacht, dass unter Vollast alle 10 Kerne laufen?
mMn einfach nur wieder auf werbewirksames "Worlds first Deca-Core" getrimmt
Fand MTK eigentlich immer ganz gut, gibt sehr viele Günstige aber kraftvolle Chinaphones, habe selber eins. Kauf mir so oder so nie wieder ein überteuertes Markengrapschtelefon.
Das "CPU Cluster" auf dem SoC erinnert mich an eine ungelöste Frage in der Entwicklung der x86's CPU's.
Als die ersten Mehrkern Prozessoren für den Massenmarkt erschwinglich waren, blieb für mich die Frage:
Werden die Prozessoren in Zukunft wenige Kerne mit hoher oder viele Kerne mit einer niedrigen Frequenz haben?
Und heute sehe ich drei verschiedene Prozessoren mit unterschiedlicher Anzahl an Kernen mit verschiedener Taktung auf einem ARM SoC. Verrückt.
Apple macht vor wies richtig geht. Kann doch nicht angehen dass die Herren aus dem Valley die einzigen mit Grips sind?! Mir scheint man nimmt einfach nur das ARM Design und packt noch paar Kerne zu o_O- jetzt haben wir wohl Big Small Tiny als Konzept.
Wo soll das hinführen?
Das ist die Preisfrage.
Einerseits scheint das wie ein Offenbarungseid, dass man nicht in der Lage scheint einen effizienten Energiesparmodus zu implementieren. Andererseits muss bei den SoCs die Gewinnmarge ja riesig sein, wenn man einfach so mal 10 Cores auf einen Chip packt, von denen effektiv nur 2-4 nutzbar sind und dementsprechend auch nicht viel teurer sein darf, als normale Quadcores, aber deutlich mehr Chipfläche braucht.
Also ich finde ein big.little System hat ja einen guten Ansatz, und würde einen einzelnen kleinen Zusatzkern im x86 Bereich durchaus als Innovation und Bereicherung empfinden, aber 3 Abstufungen sind dann schon etwas krampfig.
Für diese Mehrzahl an Transistoren hätte man wohl auch größere Kerne mit niedrigerem Takt bauen können^^
Das ist typisch China, mehr Schein als sein! Man sieht das dort an jeder Ecke, warum sollte sich das auch ändern... Hauptsache die packen noch einen zweiten Quad drauf das ist pure Kosmetik!
Erst war ich von der Thematik überrascht, dann gedämpft und zum Schluss des Artikels enttäuscht! So kann man auch die Entwicklung günstig halten, man hängt einfach was hinten dran und sagt dann high end...
Der asiatische Markt verlangt eben massig Kerne. Ob nun sinnvoll oder nicht. Aber immerhin haben sie mal ne halbwegs anständige GPU verbaut und ne brauchbare Speicheranbindung.
Sonst haben die immer veraltete und extrem schmale GPU-Designs verbaut und dazu nen 32 bit Speicherinterface. Die haben ja 2014 noch ne Mali400 in manchen SoCs verbaut.
@nlr
Die Tabelle gehört aber mal kräftig überarbeitet. Den Takt würde ich mal einheitlich angeben. Also wenn dann überall den effektiven Takt und nicht mal so und mal so. Und wenn ihr die Anzahl der Speicherkanäle angebt dann doch bitte auch deren Breite, ist doch sonst total irreführend.
Und wo habt ihr die 128bit Speicherinterface her? Kann ja gar nicht sein, dann hätte das Teil ne deutlich höhere Speicherbandbreite.
Interface war unglücklich ausgedrückt.
Die Information zu dem Bus stammt von einer MT-Folie aus einer älteren Präsentation. http://victor8481.tistory.com/528
Ernsthaft, das ist schwachsinn. nen A53 auf 2ghz zu prügeln ist keine tolle idee, das haben wir mit dem Kirni 930 schon gesehen. Hier diese varianten ist noch schwachsinniger. aber das werden wir schon bald Schwarz auf Weiss sehen sobald das ding verfügbar ist.
![[F]L4SH](https://pics.computerbase.de/forum/avatars/m/385/385939.jpg?1709478897){kind=avatar}
