News Dell: „Erwarten Sie nicht viele AMD CPUs in unseren Produkten“

Dabei seit
Juli 2010
Beiträge
4.159
Ich denke das es eher am Speichercontroller liegt. AMD hatte bis auf Bristol Ridge wenig Erfahrung mit DDR4 und das meiste wurde ja durch BIOS Updates behoben.

Ein weiteres Problem war natürlich auch das die Boardhersteller erstmal die XMP Profile beim RAM aktiviert haben, da diese Profile aber auf den Intel Speichercontroller ausgelegt sind und der Speichercontroller von Ryzen wohl anders ist, konnte das natürlich nicht so pralle laufen.

Zumindest von einem X470 Board von Gigabyte wissen wir ja, dass sie mit RAM Geschwindigkeiten "up to 4000 Mhz" werben. Mal sehen was sie am Speichercontroller verändert haben, zusätzlich zu den Änderungen am Cache und den Latenzen, die auch bei der 2000er Serie schon enthalten sein sollen.
 

rg88

Fleet Admiral
Dabei seit
Feb. 2015
Beiträge
18.869
"up to 4000" bedeutet in der Regel erstmal nicht mehr, als dass im Auswahlmenü vom BIOS diese Einstellung auswählbar ist. Ob es damit läuft ist noch lange nicht gesagt. (Mein Tacho geht auch bis 280, aber so schnell gehts nicht mal bergab annähernd ;) ) Der Chipsatz ist für den Speichercontroller ja mittlerweile irrelevant. Dieser hängt ja nur noch "lose" am PCIe-Interface der CPU.

Die XMP-Profile sind ja egal. Man bekommt es mit manuellen Timings ja auch nicht auf so hohe Werte wie bei Intel. Es limitiert einfach der Takt. Da wäre das IF schonmal nicht unbedingt unschuldig. Immerhin sind von DDR4-2133 zu 4000 immerhin ein GHz Taktunterschied.

Dass die APUs mit dem Speichertakt etwas höher kommen, kann auch daran liegen, dass der IF hier nicht für die Kommunikation eines zweiten CCX herhalten muss.
Ich würde hier in keiner Richtung etwas ausschließen.
 

yummycandy

Lt. Commander
Dabei seit
März 2005
Beiträge
1.086
Vielleicht müsste man anders an die Sache rangehen. Der IMC von Intel scheint nicht synchron mit dem Memspeed zu arbeiten. Er ist flexibler und kann Anfragen mit einem eigenen Scheduler abarbeiten. Vielleicht ist das der Grund, warum dort höhere Frequenzen einstellbar sind.

Just-in-Time Command Scheduling
The memory controller has an advanced command scheduler where all pending requests are examined simultaneously to determine the most efficient request to be issued next. The most efficient request is picked from all pending requests and issued to system memory Just-in-Time to make optimal use of Command Overlapping. Thus, instead of having all memory access requests go individually through an arbitration mechanism forcing requests to be executed one at a time, they can be started without interfering with the current request allowing for concurrent issuing of requests. This allows for optimized bandwidth and reduced latency while maintaining appropriate command spacing to meet system memory protocol.

Command Overlap
Command Overlap allows the insertion of the DRAM commands between the Activate, Pre-charge, and Read/Write commands normally used, as long as the inserted commands do not affect the currently executing command. Multiple commands can be issued in an overlapping manner, increasing the efficiency of system memory protocol.

Out-of-Order Scheduling
While leveraging the Just-in-Time Scheduling and Command Overlap enhancements, the IMC continuously monitors pending requests to system memory for the best use of bandwidth and reduction of latency. If there are multiple requests to the same open page, these requests would be launched in a back to back manner to make optimum use of the open memory page. This ability to reorder requests on the fly allows the IMC to further reduce latency and increase bandwidth efficiency.
https://www.intel.com/content/dam/w...sktop-6th-gen-core-family-datasheet-vol-1.pdf
 
Zuletzt bearbeitet:
Dabei seit
Juli 2010
Beiträge
4.159
@happylol:

Haha, ich weiß noch wie sich damals auf ner Lan einige gewundert haben, dass sie bei Dell kein System mit dem XP kriegen, obwohl er doch mit das schnellste war was ging. Heute weiß man, da floss richtig viel Geld von Intel an Dell.
 
Top