News High-End-Chipfertigung: Samsung sucht Kunden, während TSMC sich kaum retten kann

[lynx007]

Zweitens ist klar, aber Samsung ist mind. in den Top 3 der Chiphersteller aktuell.

Ja... aber Top 3 bedeutet nicht auf einer Augenhöhe. Gerade wen man sich die Beträge von Investement, aber auch Reveneu anschaut. Sind die abstände schon Gewaltig. Samsung macht halt noch andere Dinge. TSMC macht halt nichts anders. Das ist ihre und einleinige Butter.

Es wird eben nicht einfacher aufzuholen. Und wen du zurückliegst, und es billiger ist bei TSMC zu fertigen, dann hat man eben nicht mehr, sondern eher weniger Resurcen, weil die Investoren dann halt auch sagen: "sorry, ihr baut gute Fernseher, aber keine gute Schips"...

Wären das CapEx von Nodoe zu Node gewaltig zunehmen müssen... am Ende gewinnt derjenige, dem es gelingt besser, biliger Chips zu bauen. Und da belegt Samsung mitlerweile sogar hinter Intel den dritten Platz?!? Und bei Intel war es ihr Kerngeschäft für ihre Prozessoren. Wollen sogar weg von der eigenfertigung, hin zu fremdfertigung, wen ich das richtig verstanden habe. Bei Samsung hast du noch den ganzen Ratenschwanz, von TV, Telefon usw... was jetzt wen es um CapEx kein Vorteil ist. Sondern eher nen Nachteil, weil die sagen, "stellt mal lieber weiter Telefone und TVs her. Das könnt ihr."

 

[ETI1120]

Der Vergleich kam, weil du die Maschinen in den Vordergrund gestellt hast. Die machen aber alleine gar nichts. Das sollte mein Vergleich zeigen.

So ist es.

Und ansonsten ist das eben high-end. Da gleicht sich nichts mit der Zeit an. Jede neue Generation hat neue Herausforderungen. Da reicht es nicht aus die letzten zig Jahre Halbleiter gefertigt zu haben. Du brauchst die richtigen Ideen und die passende Umsetzung für diese Generation. Man sieht ja, dass die Ansätze der Hersteller unterschiedlich sind und die funktionieren dann mehr oder weniger gut.

Richtig

Das eigentliche Problem dabei ist, dass niemand bei der Vielzahl der Störfaktoren und Parameter weiß was genau man einstellen muss um den Prozess zu optimieren. Es ist ein laufender Optimierungsprozess bei dem man Parameter anpasst und schaut ob die Wirkung in die erwünschte Richtung geht und entsprechend des Ergebnisses agiert. Dabei werden zehntausende Wafer durchgeschoben. Nur damit der Prozess eine vertretbare Ausbeute erreicht. Und das lernen geht während der Produktion weiter.

In den letzten Jahren ging es Samsung vor allem darum erster brüllen zu können. Also haben sie erklärt die HVM zu starten, obwohl die Yields nicht tauglich für die HVM waren. Böse ausgedrückt hätte TSMC mit sochen Yields nicht einmal die Risk Produktion begonnen.

Intel hatte auch diese Expertenpower. In dem Bereich am Rande des machbaren, ist das eben kein Automatismus, dass alles was man anpackt erfolgreich ist. Die Experten bei TSMC haben deutliche besser gearbeitet.

Bei Intel gab es zu dieser Zeit einen Generationswechsel. Dieser Generationswechsel wurde auch durch Entlassungswellen forciert. Zwei Personen die Intel in dieser Zeit verlassen haben, arbeiten heute im Top Management von TSMC.

Das heißt die Expertenpower die die Halbleiterfertigung von Intel über 30 jahre an die Spitze gebracht und dort gehalten hat, war zum Zeitpunkt des 10 nm Desasters zumindest geschwächt.

Und nochmal das Problem bei Intel war nicht, dass der Prozess 2015/2016 nicht die erforderlichen Yields erreicht hat. Das Problem war dass die Probleme erst 2020 gelöst wurden.

Und vom Budget sehe ich nicht wirklich, dass Samsung da besser aufgestellt ist. TSMC macht deutlich mehr Gewinn als Samsung DS. Und das Budget geht dann ja auch in viele Sparten und nicht nur Logik Fertigung. Das hat sich erst dieses Jahr geändert da sich die Speicherhersteller alles vergolden lassen können.

Über Jahrzehnte war TSMC im Vergleich zu Samsung und Intel ein kleines Unternehmen. Und doch ist TSMC stetig gewachsen. Dabei war TSMC schon lange der Nr 1 Ansprechpartner wenn es um Fremdfertigung von Halbleitern ging.

Und in den letzten 10 jahren ist der Umsatz von TSMC explodiert:

Und wer nun behaupten will dass folgende Geschichte (vom CEO von Cerebras) mit Intel oder Samsung möglich gewesen wäre lügt sich in die Tasche:

Silicon Valley often talks about long-term partners.
There are few better examples than TSMC.

In 2017, we flew to Taipei to ask TSMC to take a bet on us.
For a product that didn't exist.
Cerebras was 30 people.
Pre-product. Pre-revenue.
We were asking the greatest manufacturer in the world to collaborate on something that hadn’t been done before.
And to work with a company smaller than the catering staff in their dining hall.

TSMC’s fabs are our generation's pyramids - $40 to $50 billion, each.
Their entire manufacturing process was built around producing chips the size of a postage stamp.

We were proposing a chip 55x larger than anything ever made.
It had been tried before.
And it had failed every time in the 70-year history of computing.

TSMC had a thousand reasons to say no.
They were already a behemoth.
The best in the world at making a completely different kind of chip.

Why take the risk?

Instead, they greenlit the project in the meeting.
And they've been an extraordinary partner ever since.
That decision sums up why TSMC continues to win:
An openness to new ideas.
And a willingness to collaborate, regardless of the size of the company.

TSMC ist in einer Position in der sich nur TSMC selbst schlagen kann. Die Geschichte zeigt, dass genau dies immer eintritt. Es ist die Frage, ob TSMC auch als Dominator der Branche weiterhin das kundenzentrierte Unternehmen bleibt wie es immer war und auch heute noch ist.

Ich glaube die Leute unterschätzen wie TSMC die Kapazitäten die letzten Jahre ausgebaut hat. Und wie klein Samsungs Output an Logic Wafer ist.

Das sind Zahlen für Logik, ohne DRAM und NAND, könnten passen

Die Grafik folgt C. C. Wei der in einem Kontor auf IDM 2.0, die Foundry 2.0 verkündet hat. Also ist es hier Wafer + Test&Packaging + Masks

 

[ETI1120]

Was bedeutet das aber?

Trotz allem BlaBla von Intel und Samsung hat TSMC nach Performance, Power und Area die besten Prozesse.

Und dann kommt die Große Unbekannte, der Yield*). nach allem was ich mitbekommen liegt hier TSMC unangefochten vorne. Halbleiterschaltungen können eine Vielzahl von Fehler aufweisen. Wenn die Fabs Fehlerraten angeben ist meist von der D0-Fehlerrate die Rede. Die D0-Fehlerrate umfasst AFAIU Fehler die bei der optischen Inspektion der Wafer erkannt werden und zum versagen der Schaltungen führen, Kurzschlüsse und Kabelbrüche.

Daneben gibt es noch eine Vielzahl anderer Fehler die dazu führen, dass die Schaltungen auf dem Chip nicht die wünschten Parameter erreichen. Das läuft dann unter Parametric Yield. Der Parametric Yield kann AFAIU erst beim Wafertest beim OSAT (Outsourced Semiconductor Assembly and Test) ermittelt werden und nicht von der Fab die den Wafer hergestellt hat. Daten zum Parametric Yield sind so gut wie gar nicht zu finden.

*) Yieldangaben müssen sich auf einen speziellen Die oder auf eine Diefläche beziehen. Yieldangaben ohne Bezug auf eine Fläche sind irrelevant.

deshalb dieses T-Shirt:

Hier wird zb sogar angeben,(sehr zu empfehlendes Video) das Intel als Foundry, als als Fertiger, nach Revenue, Samsung überholt hat.

Wie soll das gehen, wenn Intel fast nur internen Umsatz hat?

Wenn man internes und externes Volumen zusammen nimmt, dann vielleicht.
Aber richtige Foundries haben kein internes Volumen.

Aber laut Intel CTO ist MTR/mm² nicht unwichtig,

Das ist der Kehrwert von Area.

Aber nur wenn man alle 3 Größen in einen Vergleich zusammen nimmt kann man Prozesse tatsächlich vergleichen.

Traditionell waren die Prozesse von intel auf Performance optimiert. Dass sie in Punkto Power und Area etwas zurück hingen, konnte Intel locker dadurch kaschieren, dass Intel einen Vorsprung bei neuen Prozessen hatten. Da Intel bei den Prozessen zurückhängt funktioniert das alte Optimieren auf Performance nicht mehr.

Bei der Einführung von Intel 14 nm im Jahr 2014 hatte Intel einen Vorsprung von 1 1/2 Generationen. Zen trat 2017 mit einem um eine Generation zurückliegenden Prozess an.

"to play in the right ballpark", aber es geht auch darum die richtigen Transitoren bauen kann, für die Kunden? Und da failed Samsung? Oder wie gut sind die da?

Samsung hat seit 5 nm sehr große Probleme. Anstatt die Probleme zu lösen, hat sich Samsung in immer neue Prozesse geflüchtet. So wie es scheint hat sich Samsung jetzt endlich den Problemen gestellt und geht sie an.

Intel ist bei 10 nm hängen geblieben. Als das gelöst war hat Intel in Folge die Prozesse in ordentlicher Qualität hinbekommen.

"5 nodes in 4 years" war eine reine PR Show für die Öffentlichkeit.

• 7 nm ist der umbenannte 10 nm und war zur Ankündigung schon lange fertig.
• Intel 3/4 sind ein Node und entsprechen in etwa TSMC 5 nm
• Intel 20A und Intel 18A sind ein Node und entsprechen TSMC 3 nm
  Intel 20A kam nie in HVM und wurde somit auch nie fertig gestellt.

TSMC hatte ein riesen Problem bei 3 nm. Eigentlich war allen klar, dass 3 nm mit FinFET nicht mehr geht und dass mit 3 nm auf GAA-FET gewechselt werden muss.

Die Entwicklung der GAA-FET und der zugehörigen Fertigungstechnologie war jedoch, als die Prozessentwicklung für 3 nm anstatt, noch nicht bereit. Also musste TSMC 3 nm doch mit FinFET umsetzen. Nach einigen Schwierigkeiten brachte TSMC FinFET bei 3 nm hin. So gut dass TSMC zusätzliche Fabs für 3 nm hochziehen muss, während es bei Intel und Samsung viele Gerüchte und wenig konkretes zu Kunden gibt.

Samsung und Intel haben ihre 3 nm Prozesse mit GAA-FET umgesetzt. Sie konnten dies tun da sie deutlich später als TSMC dran waren. Wobei Samsung es versucht hat früh auf GAA-FET umzusteigen, aber damit gescheitert ist.

Bei Intel kommt hinzu, dass 18A BSPDN beinhaltet. Einerseits ist es ein neues Feature und Meilenstein in der Prozesstechnologie. Andererseits ist Intel 18A trotz BSPDN ein Prozess der in PPA in etwa N3P entspricht. N3P hat noch FinFET und kein BSPDN.

Wenn man sich das neue iPone SoC anschaut, scheint N2 ein sehr guter Prozess zu sein. Apple konnte massiv an der Taktschraube drehen und dass ich von Beschwerden über kurze Akkulaufzeiten gehört habe. Schauen wir Mal was A16 bringt, wenn TSMC erstmals BSPDN verwendet.

Weil auf dem papier ist Intel sogar hinter Samsung... aber sie überholen sie als Fremdfertiger... (nur aber nach Revenue?)

Schau Dir die Zahlen von Intel an: Intel 10-q für Q2 2026 Seite 11 ganz oben (13 im PDF):

Die vorletzte Spalte rechnet den internen Umsatz der Intel Foundry wieder raus. Es bleibt ein externer Umsatz der Foundry von 288 Millionen USD.

Und noch etwas: Intel Foundry musste 7,854 Mrd USD an Umsatzkosten und Betriebsausgaben aufwenden um einen Umsatz von 5,765 Mrd USD zu erreichen.

TSMC musste 19,24 Mrd USD an Umsatzkosten und Betriebsausgaben aufwenden um einen Umsatz von 46 Mrd USD zu erreichen. TSMC hat den Umsatz von Q2 2026 auf Q3 2026 um 6,52 Mrd USD erhöht. Die Prognose für Q4 sagt eine weitere Steigerung ca. 6,5 Mrd voraus.

 

[Convert]

Aktuell für TSMC natürlich herlich. Langfristig müssen sie wachsam sein, dass sie den Absprung schaffen.
Sie schaffen sich eine Menge N3 Bestand an, der irgendwann nicht mehr gebraucht wird.

Wichtig ist ja, dass das was sie sich an N3-Bestand schaffen, die Fabriken mit Gewinn finanziert. Wenn sie später nicht mehr gebraucht werden, nach dem Sie die Investitionskosten mit Gewinnmarge finanziert haben, kann man die Fabriken wieder umrüsten. Da aber der N3-Prozesss der letzte FinFet-Prozess ist und die nachkommenden Gate-All-Arround-Prozesse deutlich teurer sind, wird der N3-Prozess noch lange gebraucht.

Die Kosten für die Zkunft steigen nicht linear.

Genau deswegen benötigt man den letzten FinFet-Prozess noch lange. Da kann man noch lange I/O-Dies oder Base-Dies oder SSD-Controller und ähnliches damit fertigen...