VHDL Loop Variable in Signalbezeichner verwenden

[BCHMEMBER]

Guten Tag,

ich möchte gerne wissen ob und wenn ja wie man die Variable i einer for Schleife im Rumpf als Teil eines Bezeichners verwenden kann:

rnd_0 in
rnd_1 in
rnd_2 in
rnd_3 in
rnd_4 in

for j in 4 downto 0
xxx <= rnd_ j (x);
end loop

geht das überhaupt und wenn ja wie ist die richtige Snytax?

Vielen Dank

 

[DefconDev]

Habe ich was verpasst, seit wann werden for Schleifen benutzt um Zustände zu beschreiben?

Ich habe lange nicht mehr mit VHDL gearbeitet, schau mal bei http://www.mikrocontroller.net vorbei.

 

[BCHMEMBER]

die rnd_x sind verschiedene Signale aus denen ich je nach Schleifeniteration lesen möchte. hätte ich dabei sagen sollen, dass rnd jeweils Signale sind