Nunja Engine, der QPI (S1366, intern 1156) oder der HT-Link (AM2,AM3) sind zwar Busse, aber nicht für DatenTransport aus oder zum Speicher verantwortlich. Sie bewältigen den Datenaufwand von PCIe-Lanes an der Northbridge und das was von der Southbridge kommt.
Insofern können die nicht die Speicherbandbreite limitieren.
Was in der Kette, Festplatte -> Ram -> L3 -> L2 -> L1 nach dem Ram noch limitieren kann, ist z.B. die Verbindung Speichercontroller zu L3-Cache, über diesen Bus erfährt man bei AMD oder Intel allerdings fast nichts.
Bei AMD scheint es so, als würde schnellerer Speicher als 1066 ohne "Northbridgefrequenz"-Anhebung keinen höheren Durchsatz mehr bringen.
Das macht den Anschein, dass eben gerade die Verbindung Speichercontroller zu L3 oder gar der L3 selbst ab hier limitieren würde.
Bei Intel muss der Uncoretakt, der auch die Geschwindigkeit des L3 beeinflusst, entsprechend der Ramtaktung angepasst werden.
Der Speichercontroller scheint so immer ausreichend an den L3 angebunden zu sein, da auch mit DDR3-1600 im Tri-Channel hohe Durchsatzraten verhältnismäßig nahe an der theo. Bandbreite gemessen werden.
Allerdings sind das beides Fälle für synthtische Speicherdurchsatzbenchmarks.
In der Praxis hängt es von der verwendeten Software ab, ob die bereitgestellte Bandbreite genutzt wird/werden muss. ToeCutter hat es in seinem 1.Post schön und kurz gesagt.
Die L-Caches mit ihrer schieren Größe mittlerweile sind im Prinzip die Puffer für die meiste Software, dauerhafte hohe Speicheranforderungen sind dann nicht nötig.
Gruß
Raubwanze
Insofern können die nicht die Speicherbandbreite limitieren.
Was in der Kette, Festplatte -> Ram -> L3 -> L2 -> L1 nach dem Ram noch limitieren kann, ist z.B. die Verbindung Speichercontroller zu L3-Cache, über diesen Bus erfährt man bei AMD oder Intel allerdings fast nichts.
Bei AMD scheint es so, als würde schnellerer Speicher als 1066 ohne "Northbridgefrequenz"-Anhebung keinen höheren Durchsatz mehr bringen.
Das macht den Anschein, dass eben gerade die Verbindung Speichercontroller zu L3 oder gar der L3 selbst ab hier limitieren würde.
Bei Intel muss der Uncoretakt, der auch die Geschwindigkeit des L3 beeinflusst, entsprechend der Ramtaktung angepasst werden.
Der Speichercontroller scheint so immer ausreichend an den L3 angebunden zu sein, da auch mit DDR3-1600 im Tri-Channel hohe Durchsatzraten verhältnismäßig nahe an der theo. Bandbreite gemessen werden.
Allerdings sind das beides Fälle für synthtische Speicherdurchsatzbenchmarks.
In der Praxis hängt es von der verwendeten Software ab, ob die bereitgestellte Bandbreite genutzt wird/werden muss. ToeCutter hat es in seinem 1.Post schön und kurz gesagt.
Die L-Caches mit ihrer schieren Größe mittlerweile sind im Prinzip die Puffer für die meiste Software, dauerhafte hohe Speicheranforderungen sind dann nicht nötig.
Gruß
Raubwanze