DeZomB schrieb:
Vielleicht kommt nun bisschen mehr Aufschwung in die RISC-V Sache.
IMO muss nicht mehr Aufschwung reinkommen. Die Sache rollt inzwischen mit hohem Tempo es braucht aber noch ein bisschen Zeit. Die Sachen müssen auf den Markt kommen und die Plattform muss ausreifen.
Es spielt sich viel in Märkten ab, die nicht für die Endkunden sichtbar sind. z. B. im Embedded Bereich wo niemand sieht was da eigentlich verbaut ist.
Neben den Dingen die
@Termy genannt hat, muss man erwähnen dass RISC-V seit diesem Sommer eine offizielle Debian Architecture ist und dass es einige Firmen gibt, die Serverprozessoren auf der Basis von RISC-V entwickeln.
DoS007 schrieb:
Der hate sehr viele Beispiele wo die akademische RISC-V Architektur dermaßen hinterhher hängt. Bin mal gespannt was daraus wird.
RISC-V ist keine akademische Instruction Set Architektur (ISA). Da sie offen ist, ist sie allerdings ideal für Universitäten, die ihre Studenten an CPUs arbeiten lassen wollen. Zusammen mit einem FPGA kann man da ganz sicher einige lehrreiche Sachen machen. Dabei hilft sicher, dass die RISC-V ISA modular aufgebaut ist.
Von solchen akademischen Lehrmitteln abgesehen, gibt es einige Firmen die Kerne auf der Basis mit der RISC-V entwickeln. Und in den letzten 2 Jahren haben diese Kerne den Weg in Produkte gefunden.
Mehrere Firmen arbeiten an Serverprozessoren auf der Basis von RISC-V. Im Server- und HPC-Umfeld profitiert RISC-V von der Vorarbeit von Arm.
DoS007 schrieb:
Hoffentlich wird die Architektur verbessert.
Ich kenne kein Statement einer relevanten Person, die besagt, dass die ISA von RISC-V nicht State of the Art wären.
Die offene Natur der RISC-V-ISA erlaubt es jedem, die ISA zu erweitern.
Und Qualcomm und Google würden wohl kaum zeit und Geld in eine akademische Spielerei stecken
