Compute Express Link: Intels PCIe-5.0-Interconnect als Antwort auf CCIX
Ein schneller Interconnect zwischen CPU, Speicher und anderen Chips auf Basis von PCI Express? Was bereits der Standard CCIX im vergangenen Jahr versprach, schreibt sich nun auch Compute Express Link (CXL) von Intel auf die Fahne. Die technische Basis liefert das kommende PCIe 5.0.
Federführend bei der Entwicklung von Compute Express Link hat Intel die neue Verbindungstechnik vorgestellt. Sie soll künftig dazu dienen, Prozessoren, Speicher und spezialisierte Beschleuniger-Chips wie FPGAs und Netzwerk-ICs mit niedriger Latenz und hoher Durchsatzrate untereinander zu verbinden. Die weitere Entwicklung des Standards wird von einem Konsortium geleitet, zu dem neben Intel mit Alibaba, Cisco, Dell EMC, Facebook, Google, Hewlett Packard Enterprise (HPE), Huawei und Microsoft andere Schwergewichte der Branche zählen.
CXL klingt wie ein Klon von CCIX
Die Absichten mit CXL klingen vertraut, denn erst im vergangenen August wurde mit dem Cache Coherent Interconnect for Accelerators (CCIX) ein ganz ähnlicher Ansatz verabschiedet (PDF). Hinter CCIX stehen mit AMD, ARM, Mellanox (bald Nvidia), Qualcomm und Xilinx als „Promotors“ andere Branchengrößen als bei Intels CXL. Nur Huawei tanzt auf beiden Hochzeiten. Die Liste der „Contributors“ ist bei CCIX aber noch weitaus länger und umfasst unter anderem auch Broadcom, IBM, Samsung oder TSMC.
The CXL Specification 1.0 enables a high-speed, efficient interconnect between the CPU and platform enhancements and workload accelerators, such as GPUs, FPGAs and other purpose-built accelerator solutions. The technology is built upon the well-established PCI Express® (PCIe®) infrastructure, leveraging the PCIe 5.0 physical and electrical interface to provide advanced protocol in three key areas:
- I/O Protocol
- Memory Protocol, initially allowing a host to share memory with an accelerator
- Coherency Interface
The specification is available to companies that join CXL.
CXL soll bereits in der Spezifikation 1.0 „physisch und elektrisch“ auf PCI Express 5.0 basieren. Die fünfte Generation der PCIe-Schnittstelle verspricht eine nochmalige Verdoppelung der Datenrate von PCIe 4 auf 4 GB/s (brutto) pro Leitung. Voraussichtlich werden die Spezifikationen von PCIe 5.0 in diesem Jahr verabschiedet. Produkte auf Basis von CXL werden aber erst ab dem Jahr 2021 erwartet.
Die Konkurrenztechnik CCIX war im Sommer 2018 in Version 1.0 auf Basis von PCIe 4.0 verabschiedet worden. Bis zum Jahr 2021 könnte längst CCIX 2.0 erschienen sein und ebenso PCIe 5.0 nutzen.
Ein „offener“ Standard nur für Mitglieder
Intel spricht bei CXL von einem „offenen“ Standard. Doch sind die Spezifikationen wie auch bei CCIX den Mitgliedern des Konsortiums vorbehalten und nicht öffentlich zugänglich. Vor diesem Hintergrund wird die Verwendung des Begriffs „offen“ von manchem Tech-Experten zu Recht kritisiert, wie es zum Beispiel Analyst David Schor via Twitter verlauten ließ. Demnach ist nur der Standard Gen-Z wirklich offen.
Nvidias Mellanox-Übernahme im Kontext
Zeitlich kaum passender konnte das heutige Bekanntwerden der Übernahme von Mellanox durch Nvidia nicht sein. Denn mit dem Kauf von Mellanox wäre Nvidia ebenfalls an CCIX beteiligt und hat sich daher womöglich gegen eine Beteiligung bei Intels CXL entschlossen. Ohnehin hat Nvidia mit NV-Link bereits eine eigene Lösung.
Im Podcast erinnern sich Frank, Steffen und Jan daran, wie im Jahr 1999 alles begann.