News AMD Phoenix2 mit Zen 4 & 4c: Die erste big.LITTLE-APU erblickt heimlich das Licht der Welt
Bei anderweitig identischen Designs steigt mit der Größe eines Zwischenspeicherlevels tendeziell auch seine Trefferwahrscheinlichkeit und damit können die Zugriffe auf weiter entfernte Speicherbereiche sinken.
Allerdings kann die höhere Trefferwahrscheinlichkeit auch zu größerem Rechendurchsatz führen, wodurch zusätzliche Speicherzugriffe angestoßen werden, und der Grundsatz gilt nicht für Fälle in denen die bereits kleinere Ausgangsversion eines Zwischenspeichers eine sehr hohe Trefferwahrscheinlichkeit aufweist oder die Anwendung derart auf Daten zugreift, dass weder die kleine Ausgangsversion noch die größere Variante signifikant unterschiedliche Trefferwahrscheinlichkeiten aufweisen.
Allerdings kann die höhere Trefferwahrscheinlichkeit auch zu größerem Rechendurchsatz führen, wodurch zusätzliche Speicherzugriffe angestoßen werden, und der Grundsatz gilt nicht für Fälle in denen die bereits kleinere Ausgangsversion eines Zwischenspeichers eine sehr hohe Trefferwahrscheinlichkeit aufweist oder die Anwendung derart auf Daten zugreift, dass weder die kleine Ausgangsversion noch die größere Variante signifikant unterschiedliche Trefferwahrscheinlichkeiten aufweisen.
verstehe,also nun es ist so ,das bei einem Level 3 Cache zwischen 16MB und 32 MB beim 8 Kerner zu rund 5 % weniger Leistung führt,nun kommt L2 Cache das Doppelte dazu und dann wird L3 abhängigkeit verringern.Um wieviel kann man nicht sagen ,ist nur so ca nicht wahr?
Na dann bin ich gespannt ob 1024 anstatt 512 L2 Cache die auswirkung von L3 Cache siehe oben von mir,dann schon was ausmachen kann.Ich bin gespannt ob das der Fall ist.Da hilft nur testen.Ich bin also gespannt wie sich die Leistung gegenüber Zen 3 mit halben L3 zu Zen 4 mit mehr L2 Cache ich den Unterschied feststellen werde.L3 Cache hat sich ja zwischen Zen 3 und Zen 4 nicht geändert gehabt.
Hier könnte es für mich interessant werden.Wenn nun das kommt,dann am besten gegen den Ryzen 7 5700G sich so Verhalten wird.
Na dann bin ich gespannt ob 1024 anstatt 512 L2 Cache die auswirkung von L3 Cache siehe oben von mir,dann schon was ausmachen kann.Ich bin gespannt ob das der Fall ist.Da hilft nur testen.Ich bin also gespannt wie sich die Leistung gegenüber Zen 3 mit halben L3 zu Zen 4 mit mehr L2 Cache ich den Unterschied feststellen werde.L3 Cache hat sich ja zwischen Zen 3 und Zen 4 nicht geändert gehabt.
Hier könnte es für mich interessant werden.Wenn nun das kommt,dann am besten gegen den Ryzen 7 5700G sich so Verhalten wird.
Wie viel man durch zusätzlichen Zwischenspeicher gewinnt hängt immer von der konkreten Anwendungsroutine und den zu verabeitenden Daten ab.latiose88 schrieb:
Daher wären, wie Du richtig erkannt hast, Pauschalaussagen ("4MB L2 machen 7% mehr Leistung!" oder ähnliches) nicht seriös.
Bewegen trifft es nicht.bensen schrieb:
Ich hatte wegen der Anordnung der Caches auch verdrängt, dass der L3-Cache von Raptor Lake auch gemeinsam genutzt wird.
Und bevor ich weiteren Unsinn schreibe müsste ich mir genauer ansehen wie die Anbindung von L3-Cache und von xGMI tatsächlich ausschaut.
Ja, natürlich Strix Point.bensen schrieb:
Die Suchreihenfolge ist L1 -> L2 -> L3latiose88 schrieb:
Es gibt übrigen einen ganz interessanten Artikel von Chips and Cheese zu diesem Thema:
https://chipsandcheese.com/2022/02/11/going-armchair-quarterback-on-golden-coves-caches/
Ich habe ihn eben erst gesehen und nur ein bisschen überfolgen.
Was vielleicht beim Zen5c zu anderen Lösungen führt, wie hypotethisch Modulbauweise mit shared L2 (1,5 MB ? ) , 4-fach SMT FPU und dann 2* separate Integer-Unit, wie beim 'Excavator' ?ETI1120 schrieb:
Wenn AMD 2024 den Chip der Playstation 5 optimiert, dann würden 8* Zen4c mit 3,5 GHz Peakleistung an shared 16 MB L3 'ausreichen'. Für eine PS5 pro könnten dann 4* Zen 4 bis 4,5 GHz und 4* Zen 4c bis 3.5 GHz für die Pro-Programmierung der Games kommen. Dazu dann nativ 5* 6 WP's RDNA 3.5, während der Normalchip noch nativ 4* 5 WP's RDNA 3 bekommt.ETI1120 schrieb:
Beim Windows Notebook sind auch 3 von 4 Zen 4 plus 3 von 4 Zen 4+ und
4 WP / 8 CU in 15 Watt noch lange ausreichend, wie es der neue Ryzen 7640U bietet.
Ein 8640U mit 3* Zen 5 plus 6* Zen 5c (3 Module Zen 5c) könnte die Zen 5c häufiger unter 2 GHz laufen lassen = effizienter Betrieb.
Beim Desktop sind eher 6* Zen 5 um 4,5 GHz Peak drin, da hätte obige Zen 5 + 5c 9-Core keine Vorteile.
Ich war eigentlich auch immer auf Abspecken der FPU fixiert. Aber angesichts der folgenden Zahlen bin ich sehr skeptisch was das bringt.RKCPU schrieb:
Flächenanteile in Zen 4c:
| L2 + Logik | ca. 41 % |
| Integer | ca. 43% |
| FP | ca. 16 % |
Änderungen des L2 Caches haben sehr viel Potential. Wobei ich wie gesagt unterschiedliche Lösungen auf dem CCD und bei der Hybrid-CPU für möglich halte. AMD ist inzwischen was die Chip-Designs angeht, im vergleich zu Zen 3 und RDNA 2 geradezu verschwenderisch.
Phoenix basiert übrigens auf N4P wie AMD auf den Slides zur Hot Chip verraten hat. Dann wird AMD Phoenix 2 auch N4P verwenden. Die Frage ist welchen Prozess AMD für das Zen 4c CCD verwendet, aber alles außer N4P ergibt keinen Sinn. Das ist übrigens das erste Mal sein Zen 2, dass ich auf einer offiziellen AMD Folie die Angabe eines TSMC Prozesses sehe.
Zen 4c mit 3,5 GHz zu betreiben ist IMO nicht sinnvoll. Bei dieser Frequenz wird der Verbrauch zu hoch.RKCPU schrieb:
Zwei Chips zu designen kostet einiges. Wieso sollte dies Sony für einen Refresh tun?RKCPU schrieb:
Mit diesen Konfigurationen kann ich nichts anfangen.RKCPU schrieb:
Ich kenne folgende:
Ryzen 5 7640U 6 CPU Kerne (6P), 8 CU, AIE
Ryzen 5 7540U 6 CPU Kerne (2P+4E), 4 CU keine AIE
Ich bin gespannt ob es bald mehr Tests gibt, die zeigen wo sich diese CPUs unterscheiden. In der Performce und in der Poweraufnahme.
Und dann muss sich zeigen ob der 7840U im verfügbaren Powerbudget sich überhaupt absetzen kann.
Aktuell spielt die AIE keine Rolle. Das kann sich aber sehr schnell ändern. Die Softwarevergangenheit spricht eher nicht dafür. Andererseits gibt es die Hardware schon eine Weile und Xilinx hat was die Software angeht einen etwas anderen Ruf als AMD.
Die genannte Konfiguration von 4P, 8 E und 16 CU bei Strix Point sollte für das U-Segment ausreichen.RKCPU schrieb:
Bei den H Segmenten bin ich skeptisch.
Wenn 4P 8E die einzige Konfiguration von Strix Point ist, dann wird IMO bei Zen 5 die Aufteilung der CPUs geändert werden müssen.
Warten wir erst Mal Phoenix auf dem Desktop ab. Da wird sich zeigen, ob es für Strix Point auf dem Desktop überhaupt einen Markt gibt.RKCPU schrieb:
Phoenix 2 könnte eine Option für sehr kompakte PCs sein. Allerdings wird hier inzwischen auch sehr viel Notebooktechnik eingesetzt.
Darkseth88
Fleet Admiral
- Registriert
- Nov. 2010
- Beiträge
- 16.852
Jo, liegt so ziemlich nur an Windows.Vitali.Metzger schrieb:
T16 g1 mit i5 1235U hier.
Blick im Task Manager zeigt, dass so ziemlich alles über die 2 P-Cores läuft, die 8 E-Cores sind reine dekoration. Entweder "geparkt" oder ganz unten eine waagrechte Pixellinie, nahezu keine Prozesse laufen darüber. Selbst banale Dinge wie ein Fenster im Kreis bewegen läuft über die P-Cores.
Windows macht das also genau falsch rum.
Oder ich seh das falsch... Energieeffizienz sind die E-Cores wohl auch dann, wenn sie nur geparkt rumliegen, und gar nichts tun, der ganze Chip also basicly ein Dual Core ist.
Wenn AMD 2 shared Zen 5c hintereinander plaziert ergeben sich auch bei 12 Cores (4x Zen5 und 8x Zen5c) nur 8 Verbindungen und das bisherige CCD bzw. Verwendung Leader L3.ETI1120 schrieb:
Der Zen 4c hat etwa +25% IPC vs. Zen2, läuft also eher mit 2-3 GHz mit bisheriger Software.ETI1120 schrieb:
Bei RDNA3 wären es beim Takt etwa -20% auch weniger Leistungsbedarf.
Beim Pro Modell würden 4x Zen4 plus 4x Zen 4c etwa 1/3 mehr CPU Leistung bringen und RDNA 3.5 etwa 30-50% weniger Leistungsbedarf je WP, also bei 56 statt 36 CU's etwa gleiche Leistungsaufnahme.
Mit GDDR7 würde das DRAM Interface 256 Bit auch reichen.
Gehäuse, Kühlung und Netzteil könnten gleich ausfallen bei beiden Modellen.
Auch dürfte AMD für RDNA 3.5 und den großen Zen4 mehr Lizenz kalkulieren und Sony vielleicht $150 Aufpreis bei Pro angehen.
Eine intersessante Folie die Cheeps and Cheese fasst den AMD-Vortrag zu Phoenix von der Hot Chio
Die Organisation des CCX mit doppelten Ringbus und gemeinsamen L3-Cache hat sich bewährt. Es würde mich wundern, AMD diese Organisation vollkommen verwirft oder bei Strix Point auf 2 CCX setzt. Andererseits halte ich es für ausgeschlossen dass AMD bei Strix Point auf ein CCX mit 12 gleichwertigen Kernen wechselt.
Bei dem einen nicht sehr vertrauenswürdigem Leak wurde gezeigt dass sich Strix Point die 4 E-Kerne 1 MByte L2 Cache teilen. 4 E-Kerne über den L2 Cache zu koppeln und die beiden E-Komplexe in das CCX einzubinden halte ich trotz aller Zweifel am Wahrheitsgehalt des Leaks für eine interessante Idee.
Ich sehe in nächster Zeit keine Notwendigkeit für Sony eine neue APU entwickeln zu lassen. Und deshalb schließe ich es aus, dass da etwas mit Zen 4 oder Zen 4c kommt.
Du meinst Wahrscheinlich CCX.RKCPU schrieb:
Die Organisation des CCX mit doppelten Ringbus und gemeinsamen L3-Cache hat sich bewährt. Es würde mich wundern, AMD diese Organisation vollkommen verwirft oder bei Strix Point auf 2 CCX setzt. Andererseits halte ich es für ausgeschlossen dass AMD bei Strix Point auf ein CCX mit 12 gleichwertigen Kernen wechselt.
Bei dem einen nicht sehr vertrauenswürdigem Leak wurde gezeigt dass sich Strix Point die 4 E-Kerne 1 MByte L2 Cache teilen. 4 E-Kerne über den L2 Cache zu koppeln und die beiden E-Komplexe in das CCX einzubinden halte ich trotz aller Zweifel am Wahrheitsgehalt des Leaks für eine interessante Idee.
Sony hat bereits die APU auf 6 nm umgestellt. Das geht mit geringem Aufwand und bringt als Vorteil geringere Produktionskosten.RKCPU schrieb:
Ich sehe in nächster Zeit keine Notwendigkeit für Sony eine neue APU entwickeln zu lassen. Und deshalb schließe ich es aus, dass da etwas mit Zen 4 oder Zen 4c kommt.
Redirion
Captain
- Registriert
- Apr. 2007
- Beiträge
- 3.813
beste Frage irgendwie. AMD könnte doch wunderbar einen 7400 mit 6 Zen 4c Kernen bringen. Wäre eine tolle Einsteiger-CPU für die 7000er Serie.stefan92x schrieb:
Im Gegensatz zu Intel, die in den künftigen Generationen alte und aktuelle CPU-Designs mischen werden, macht es für AMD Sinn, im Einsteigersegment die C-Kerne einzusetzen und darüber MIsch-Designs oder eben nur die Großen Cores.
Deinorius
Commander
- Registriert
- Juni 2005
- Beiträge
- 2.298
Es bliebe zumindest noch die Platzersparnis. Da stellt sich die Frage, was wichtiger wäre und dafür fehlen uns die Daten. Reden wir für die gesamte APU von ein paar W oder gleich 10-20?ETI1120 schrieb:
Ich wüsste nur zu gern, ob sich die 12 CU überhaupt rentieren? Ich habe jetzt nicht im Kopf, wie hoch die CUs bei 25 W takten, geschweige denn bei 15 W. Wie sollen sich die 16 CU bei Strix Point rentieren?ETI1120 schrieb:
Für die normale PS5 macht das überhaupt keinen Sinn. Eine N5/N4 APU könnte vielleicht gar mehr kosten als mit N6.ETI1120 schrieb:
Von einer PS5 Pro bin ich auch nicht begeistert und ich frage mich, ob das keine Kompatibilitätsprobleme selbst mit PS5 Spielen bringt. Darin kenne ich mich nicht aus.
Ich hoffe doch dass Chips and Cheese einen ausführlichen Test mit Phoenix 2 macht.Deinorius schrieb:
Den Artikel zum Hot Chips Vortrag zu Phoenix habe ich durch, der war wie üblich sehr interessant. Übrigens hat AMD sich natürlich nicht klar zum Prozess geäußert, auf der einen Folie steht N4P und auf einer anderen N4, typisch.
Zur Sache: Alles was die CPU verbrät steht nicht für die GPU zur Verfügung. Dass Sony bei der PS5 die CPU bei 3,5 GHz begrenzt, sollte Aussage genug sein.
Auch hier lohnt sich der Artikel von Chips and Cheese. Die GPU von Phoenix hat doppelt so viel L2 Cache wie die von RembrandtDeinorius schrieb:
Indem sie effizienter sind. AMD wird sich etwas dabei gedacht haben.Deinorius schrieb:
Oder nur unwesentlich weniger, so dass sich momentan der Aufwand eine neue APU zu designen nicht lohnt.Deinorius schrieb:
Hab nur die letzten Posts überflogen und kann sein das hier ist obsolet: Die Dinger sind übrigens seit einigen Tagen (teils) schon lieferbar:
https://geizhals.de/?cat=nb&v=e&hlo...+Zen+4+(ab+2022)~2377_16.9~2379_13~9_19201080
@Jan @CB
Ist da zeitnah ein Test geplant? Wäre interessant!
https://geizhals.de/?cat=nb&v=e&hlo...+Zen+4+(ab+2022)~2377_16.9~2379_13~9_19201080
@Jan @CB
Ist da zeitnah ein Test geplant? Wäre interessant!
Der wäre etwa auf Level Zen+ bis Zen2, was etwas knapp wäre.Redirion schrieb:
Mit 3* Zen 4 plus 3* Zen 4c an 16 MB L3 in 5nm wäre wohl Gleichstand zum Zen 3 Hexacore gegeben, dazu aber die Onchip GPU 2CU.
Vielleicht wartet AMD noch auf Zen5 / Zen5c um hier eine günstige Mainstream APU zu bringen.
Monoliytisch fährt AMD via Zen 5/5c in 4nm mehr Grafikpower und Corezahl auf, aber der Massenmarkt denkt da anders.
Redirion
Captain
- Registriert
- Apr. 2007
- Beiträge
- 3.813
ein Zen4c core soll nur auf Zen+/Zen2 Niveau liegen? Das kann ich mir irgendwie nicht vorstellen. Muss mal schauen, ob es Tests dazu gibt. Es ist doch ein vollwertiger Zen4 mit weniger Takt und weniger L3. D.h. die Architektur ist nach wie vor deutlich einem Zen2 überlegen. Der 5500 war doch auch keine 10% hinter dem 5600.RKCPU schrieb:
Bei Zen5 könnte ich mir einen ähnlichen Ansatz vorstellen wie bei Intel. Einen Generations-Mix. D.h. Zen5 + Zen4c. Die Fertigungskosten werden immer höher, da macht es so sehr viel Sinn auf einem älteren, weil günstigerem Prozess zu bleiben. 4nm wird ja Mainstream.
