Hallo, kennt sich da noch jemand damit aus? Ich finde leider nichts richtiges. Es geht um die letzten P4 die hergestellt wurden mit FSB 800. Bedeutet das auch? Ich brauche einen DDR 2800 RAM? Es geht nicht ums übertakten. Ich wollte lediglich wissen, welcher Rahmen der richtige ist. Ich brauche DDR 2 und dort gibt es ja 533, 667 und 800
P4 672 Welcher RAM
- Ersteller ARRAndy
- Erstellt am
Firefly2023
Banned
- Registriert
- Sep. 2023
- Beiträge
- 8.684
Um welchen P4 handelt es sich denn konkret? Wenn es wirklich einer mit DDR2 ist, kannst du natürlich DDR2-800 kaufen. Schau nach, was das MB unterstützt.
wenn du einen pentium 4 mit fsb 800 hast, dann brauchst du nicht unbedingt ddr2-800-ram. der fsb800 bedeutet nur, dass der prozessor mit einem effektiven bustakt von 800 mhz arbeitet (eigentlich 200 mhz x 4).
für den arbeitsspeicher heißt das:
ddr2-533 ist völlig ausreichend, weil er intern mit 266 mhz läuft, was schon schneller ist als der fsb.
ddr2-667 oder ddr2-800 funktionieren auch, bringen aber keinen vorteil, solange du nicht übertaktest.
das system läuft am stabilsten, wenn der ram und der fsb im takt gut zusammenpassen (z. b. ddr2-533 bei fsb800)
also: du kannst ddr2-533 nehmen. wenn du ddr2-667 oder ddr2-800 hast oder bekommst, ist das auch okay, die takten sich dann einfach runter, wenn das mainboard das vorgibt.
für den arbeitsspeicher heißt das:
ddr2-533 ist völlig ausreichend, weil er intern mit 266 mhz läuft, was schon schneller ist als der fsb.
ddr2-667 oder ddr2-800 funktionieren auch, bringen aber keinen vorteil, solange du nicht übertaktest.
das system läuft am stabilsten, wenn der ram und der fsb im takt gut zusammenpassen (z. b. ddr2-533 bei fsb800)
also: du kannst ddr2-533 nehmen. wenn du ddr2-667 oder ddr2-800 hast oder bekommst, ist das auch okay, die takten sich dann einfach runter, wenn das mainboard das vorgibt.
Sje2006
Lieutenant
- Registriert
- Jan. 2007
- Beiträge
- 724
Beim P4 sollte man den RAM passenden zum Mainboard auswählen, da bei Intel der Speichercontroller im Chipsatz liegt, erst ab der Core i-Serie ab 2008/09 ist bei Intel der Speichercontroller in die CPU umgezogen.
Solche alten P4 wurden damals meist mit DDR1-400 bzw DDR2-533 kombiniert.
Aber inzwischen kann man so einen P4 auch mit DDR3-RAM kombinieren, wenn das Board mit dem P4 klarkommt.
Bei älteren Mainboards mit Sockel 775 ist zu beachten das meistens maximal 1 GB große RAM-Riegel ansprechen können und das meist nicht mal volle 4 GB RAM angesprochen werden können.
Solche alten P4 wurden damals meist mit DDR1-400 bzw DDR2-533 kombiniert.
Aber inzwischen kann man so einen P4 auch mit DDR3-RAM kombinieren, wenn das Board mit dem P4 klarkommt.
Bei älteren Mainboards mit Sockel 775 ist zu beachten das meistens maximal 1 GB große RAM-Riegel ansprechen können und das meist nicht mal volle 4 GB RAM angesprochen werden können.
Hallo und vielen Dank. Also das Bord unterstützt bis DDR 2 800. aber ich würde dann auch zu kleineren tendieren, wenn das bei nicht übertakten besser passt. Speziell geht es um den P4 600 er Serie also zb 630 oder 672 usw
Sje2006
Lieutenant
- Registriert
- Jan. 2007
- Beiträge
- 724
Ich hab das P5B ohne Premium, das ist relativ ähnlich.
Für das Board nimm am besten DualChannel DDR2-533/667 mit zwei möglichst baugleichen Modulen oder alternativ ein einzelnes Modul DDR2-800, mit einem 64 Bit OS lass sich auch 4 GB auf dem Board ansprechen.
Per BIOS-Update sollten auch die meisten Core 2 Duo bzw Quad CPUs laufen.
Für das Board nimm am besten DualChannel DDR2-533/667 mit zwei möglichst baugleichen Modulen oder alternativ ein einzelnes Modul DDR2-800, mit einem 64 Bit OS lass sich auch 4 GB auf dem Board ansprechen.
Per BIOS-Update sollten auch die meisten Core 2 Duo bzw Quad CPUs laufen.
Solid Caps sind nicht für hohe Kapazitäten ausgelegt. Ihr zunehmend stark anwachender Widerstand macht sie einerseits wiederstandfäiger vor Overlod, andererseits beschränkt er sogleich deren Volumina, sodass sie ausschließlich für sekundäre Einheiten zum Einsatz kommen.
Ein nicht unwesentlicher Faktor ist, dass umso mehr Drain erforderlich ist, desto mehr Solid Caps unabdinglich sind, diese sogenannten SMDs in je für sich eine größere Baufläche beanspruchen. Ein Nachteil, in dem Elkos nicht beschnitten sind und daher auch für Einsatzwecke hoher Kapazitäten viel besser geeignet sind, deshalb setzen Schaltnetzteile auch in der heutigen Zeit noch auf Elkos für die primäre Sektion.
Der Vorteil von Solid Caps überwiegt ihren Nachteil: Der Drain erfolgt in sehr kurzen Schaltzeiten. Kurze Schaltzeiten sind optimal für die Anforderungen, welche an die modernen Prozesoren gestellt werden.
Was konkret die Kondensatoren für den DRAM eine Rolle spielen, weiß ich noch nicht, doch wenn es darum geht, ob ein schnellerer DRAM die Low-Side in stärker beanspruche, so ist dem zutreffend, jedoch unbedenklich, solange kein RAM-OC in höher der Werksvorgabe angegangen wird. Und in einem solchen Fall sind die Coils unter der zunehmenden Magnetostriktion in noch mehr gefordert als die Caps. Und die Temperaturen lassen sich mit einem Topflow-Kühler wie den Intel-Boxed-Kühler gut im Zaum halten.
Ein nicht unwesentlicher Faktor ist, dass umso mehr Drain erforderlich ist, desto mehr Solid Caps unabdinglich sind, diese sogenannten SMDs in je für sich eine größere Baufläche beanspruchen. Ein Nachteil, in dem Elkos nicht beschnitten sind und daher auch für Einsatzwecke hoher Kapazitäten viel besser geeignet sind, deshalb setzen Schaltnetzteile auch in der heutigen Zeit noch auf Elkos für die primäre Sektion.
Der Vorteil von Solid Caps überwiegt ihren Nachteil: Der Drain erfolgt in sehr kurzen Schaltzeiten. Kurze Schaltzeiten sind optimal für die Anforderungen, welche an die modernen Prozesoren gestellt werden.
Was konkret die Kondensatoren für den DRAM eine Rolle spielen, weiß ich noch nicht, doch wenn es darum geht, ob ein schnellerer DRAM die Low-Side in stärker beanspruche, so ist dem zutreffend, jedoch unbedenklich, solange kein RAM-OC in höher der Werksvorgabe angegangen wird. Und in einem solchen Fall sind die Coils unter der zunehmenden Magnetostriktion in noch mehr gefordert als die Caps. Und die Temperaturen lassen sich mit einem Topflow-Kühler wie den Intel-Boxed-Kühler gut im Zaum halten.
Man sieht auf dem Screenshot sehr genau, dass es sich noch um ein Voltage Regulator Module (VRM) handelt, in hybrider Matrix, gepaart mit einem Voltage Transformation Module (VTM), s. SMDs oben links.
Und wie schon geschrieben, der "Memory Controller" (MC; IMC ist ein in der CPU befindlicher "Integrated Memory Controller") sitzt gemeinsam mit der "Memory Management Unit" (MMU) sowie weiteren Einheiten wie den "Advanced Programmable Interrupt Controller" (APIC; diese Einheit in der CPU befindlich nennt sich Local-APIC) in dem "North Bridge Chipset". Mainboards in den späteren Generationen haben noch eine sogenannte "Input-Output Memory Management Unit" (IOMMU) vorzuweisen, diese alternativ zurate gezogen werden kann, falls ein Prozesser einen bestimmten Speichertypen zu stiefmütterlich behandelt.
Mit der Aufhebung von North Bridge und South Bridge wanderten die grundlegenden Einheiten von dem North Bridge Chipset in den Hauptprozessor und der SouthBridge Chipset fungierte nicht mehr zur Ansteuerung über das "Direct Memory Access" (DMA) mit dem North Bridge Chipset, sondern wurde als sogenannter I/O Controller Hub zu einer unabhängigen Komponente. Mit der oben erwähnten ersten Core-i-Generation für Workstation und Server wurde die North Bridge ersetzt durch den "I/O Hub", dieser indirekt mit dem "I/O Controller Hub" (ICH) kommunizierte und eine sogenannte "PCI Host Bridge" (PHB) darstellt. Auf der Desktop-Plattform erfolgte noch die klassische North Bridge als namentlicher "Memory Controller Hub" (MCH) oder als "Graphics and Memory Controller Hub" (GMCH) in Kombination mit dem I/O Controller Hub.
Mit Sandy Bridge schickte Intel auch die North Bridge für die Desktop-Plattform auf Eis und führte standardmäßig die erwähnte PCI Host Bridge ein, unterdessen die Einheiten aus der North Bridge in gänzlich in die CPU gewandert sind; in fast, denn die DMA-Funktionen (die Ansteuerungen zwichen CPU, RAM und den umbenannten I/O Controller Hub zu "Platform Controller Hub" (PCH)) werden seither durch die PCI Host Bridge übernommen, diese sich über diverse Software unter "DRAM Registers" definiert.
Der Wegbereiter für jene Entwicklungsgesichte war NVIDIA mit nForce: Der "System Platform Processor" (SPP) sowie der "Media and Communication Processor" (MCP) basierten bereits auf diese Umsetzung. Intel erwarb sie von NVIDIA und NVIDIA erwarb sie wiederum von VIA Technologies (ausgeschlachtet von ATI und NVIDIA). Das "Direct Media Interface" (DMI) sollte so ziemlich das Letzte sein, was noch an seinen Ursprung NVIDIAs erinnert. Intel verbesserte Umsetzung "QuickPath Interconnect" (QPI) und dessen Nachfolger "Omni-Path Interconnect" (OPI) und "Ultra Path Interconnect" (UPI) sind dann schon eine Spur banbdbreitiger. Obwohl NVIDIA mit "NVSwitch" als Nachfolger für all diejenigen einzelnen Schnittstellen große Versprechungen von einer vereinheitlichten Hochgeschwindigkeitsleitung zwischen sämtlichen Einheiten verlauten ließ.
Und wie schon geschrieben, der "Memory Controller" (MC; IMC ist ein in der CPU befindlicher "Integrated Memory Controller") sitzt gemeinsam mit der "Memory Management Unit" (MMU) sowie weiteren Einheiten wie den "Advanced Programmable Interrupt Controller" (APIC; diese Einheit in der CPU befindlich nennt sich Local-APIC) in dem "North Bridge Chipset". Mainboards in den späteren Generationen haben noch eine sogenannte "Input-Output Memory Management Unit" (IOMMU) vorzuweisen, diese alternativ zurate gezogen werden kann, falls ein Prozesser einen bestimmten Speichertypen zu stiefmütterlich behandelt.
Mit der Aufhebung von North Bridge und South Bridge wanderten die grundlegenden Einheiten von dem North Bridge Chipset in den Hauptprozessor und der SouthBridge Chipset fungierte nicht mehr zur Ansteuerung über das "Direct Memory Access" (DMA) mit dem North Bridge Chipset, sondern wurde als sogenannter I/O Controller Hub zu einer unabhängigen Komponente. Mit der oben erwähnten ersten Core-i-Generation für Workstation und Server wurde die North Bridge ersetzt durch den "I/O Hub", dieser indirekt mit dem "I/O Controller Hub" (ICH) kommunizierte und eine sogenannte "PCI Host Bridge" (PHB) darstellt. Auf der Desktop-Plattform erfolgte noch die klassische North Bridge als namentlicher "Memory Controller Hub" (MCH) oder als "Graphics and Memory Controller Hub" (GMCH) in Kombination mit dem I/O Controller Hub.
Mit Sandy Bridge schickte Intel auch die North Bridge für die Desktop-Plattform auf Eis und führte standardmäßig die erwähnte PCI Host Bridge ein, unterdessen die Einheiten aus der North Bridge in gänzlich in die CPU gewandert sind; in fast, denn die DMA-Funktionen (die Ansteuerungen zwichen CPU, RAM und den umbenannten I/O Controller Hub zu "Platform Controller Hub" (PCH)) werden seither durch die PCI Host Bridge übernommen, diese sich über diverse Software unter "DRAM Registers" definiert.
Der Wegbereiter für jene Entwicklungsgesichte war NVIDIA mit nForce: Der "System Platform Processor" (SPP) sowie der "Media and Communication Processor" (MCP) basierten bereits auf diese Umsetzung. Intel erwarb sie von NVIDIA und NVIDIA erwarb sie wiederum von VIA Technologies (ausgeschlachtet von ATI und NVIDIA). Das "Direct Media Interface" (DMI) sollte so ziemlich das Letzte sein, was noch an seinen Ursprung NVIDIAs erinnert. Intel verbesserte Umsetzung "QuickPath Interconnect" (QPI) und dessen Nachfolger "Omni-Path Interconnect" (OPI) und "Ultra Path Interconnect" (UPI) sind dann schon eine Spur banbdbreitiger. Obwohl NVIDIA mit "NVSwitch" als Nachfolger für all diejenigen einzelnen Schnittstellen große Versprechungen von einer vereinheitlichten Hochgeschwindigkeitsleitung zwischen sämtlichen Einheiten verlauten ließ.
Zuletzt bearbeitet:
Ähnliche Themen
